對于半導體供應商而言，要對汽車應用的新IC設計進行合格驗證，通過閂鎖免疫性測試是一項挑戰(zhàn)。芯片設計人員可能需要在裸片上增加關鍵晶體管的物理間隔，但實際上，此舉不會帶來任何明顯的好處，在某些情況下甚至還可能產生某些副作用。理解其原因以及如何預測閂鎖閾值，就可以應用有效的布線技巧和保護結構，滿足閂鎖免疫目標的最佳實踐方法。
理解閂鎖
當在兩個PNP和NPN雙極晶體管結構之間創(chuàng)建一個寄生可控硅整流器(SCR)時，閂鎖問題可能就會出現(xiàn)，如圖1所示。在某些條件下，SCR能夠進入陽極與陰極之間的自持續(xù)和低阻抗狀態(tài)，要從這個狀態(tài)恢復是不可能的。
閂鎖的發(fā)生可以通過可控硅整流器進入這種狀態(tài)時的主要特性參數(shù)來分析。這些特性參數(shù)包括觸發(fā)電壓(Vt1)、維持電流(Ih)和導通阻抗(Ron)。當 SCR陽極電壓到達VT1的值時，測量電壓會有突然且明顯的下降，并伴隨有電流浪涌。這就歸結到“驟回(snap back)”。如果消除激勵(stimulus)，電路可從這個狀態(tài)恢復，并返回至正常操作。另一方面，如果電流持續(xù)增加至高于Ih，器件就“閂鎖”。一旦閂鎖，電源會支持電流流入SCR，直至電源移除或器件損壞，該器件不會返回至正常操作狀態(tài)。
預測閂鎖閾值
寄生可控硅整流器的維持電流決定著IC的閂鎖閾值。預測這個閾值是確保最終芯片設計免疫性的第一步。首先，需要了解影響閾值的因素。實踐中，Ih幾乎完全由兩個寄生電阻的值確定；這兩個寄生電阻設定相應雙極晶體管的偏置條件?？梢砸昇MOS和PMOS晶體管之間的物理隔離對閂鎖免疫性沒有實際影響。實際上，布線錯誤可能會導致兩個間距相隔1,000μm的器件之間發(fā)生閂鎖。
在圖2中，寄生電阻顯示為R1和R2。下面的例子詳述了導致閂鎖發(fā)生的事件序列，并顯示閂鎖閾值可以如何預測。就圖2而言：
• 節(jié)點A(PMOS漏極)被迫至比Vsupply(節(jié)點B)更高的電位
• P-N結(A-B)將正向偏置，讓電流流經N阱(N-well)
• 如果外部能源(驅動節(jié)點A)能夠提供200 mA電流，R2必須小于3Ω，以防止縱向PNP晶體管激活
Vbe = Ifault * R2
0.6 = 200 mA * 3 Ω
• 如果被激活，通過PNP晶體管流進襯底的電流將驅動電流流過R1(退出通道)
• 如果R1的值大至能夠拓展出所需Vbe及可用電流，內部正反饋將引發(fā)閂鎖
• 使用R1、R2更實際的值25Ω和15Ω，預測下列閂鎖閾值：
0.6 = Ith1 * 25
0.6 = Ith2 * 15
Ith1 = 24 mA
Ith2 = 40 mA
• R1和R2的這些值預測總共達64mA 的閂鎖閾值(Ith1和Ith2為并行通道)
• 很顯然，如果外部故障能夠提供200mA電流，R1和R2都必須小于6Ω以防止閂鎖
如果發(fā)生閂鎖，這種狀態(tài)可能持續(xù)，因為節(jié)點B(由電源驅動至IC)由第二個PNP晶體管組成。一旦NPN積極地從N阱拉電流，電流將由兩個基極區(qū)域提供。因此，由于第二個PNP晶體管的活動，閂鎖狀態(tài)在故障電流消除后能夠持續(xù)。
在設計用于汽車應用的IC這類高壓結構中，漏極通常擴展至高位VDD。這種物理延伸增加了R1和R2的值，導致了更大的閂鎖敏感度。
閂鎖測試
對于尋求通過汽車應用合格認證的器件而言，汽車電子理事會(AEC)Q-100文檔列出了IC閂鎖條件以及JEDEC標準IC閂鎖測試的參考資料。實際上，這兩個標準幾乎可以互換。
這些規(guī)范確定了兩類測試。其中，I類在室溫下進行，而II類定義為最大環(huán)境工作溫度。對于AEC Q-100合格認證而言，除非有特殊規(guī)定，II類通常在125℃條件下進行。
避免閂鎖的布線慣例
有多種布線技巧可用于消除或降低電路閂鎖的敏感性，包括從電源-電壓引腳配置等直接措施到各種更加復雜的措施。
標準的業(yè)界布線慣例包括：
• 每個阱必須擁有適當類型的襯底觸點
• 每個襯底觸點應該直接由金屬連接至電源墊片(supply pad)
• 將襯底觸點盡可能布置在接近連接至電源輸入軌的晶體管源極連接的地方(一條不太保守的準則是每5-10個
晶體管或每25-100μm間距布置一個襯底觸點)
• 配置n和p晶體管時，將n器件組合朝向VSS，而將p器件組合朝向VDD
• 連接P+保護環(huán)至n晶體管周圍的VSS
• 連接N+保護環(huán)至P晶體管周圍的VDD
保護環(huán)是布置在阱或電路簇之內或周圍的p+或n+擴散區(qū)域。這些保護環(huán)旨在提供連接襯底載流子的偏置擴散區(qū)域，從而對寄生雙極結構進行解耦。這些結構有兩種類型：少數(shù)載流子保護環(huán)和多數(shù)載流子保護環(huán)。
少數(shù)載流子保護環(huán)用于在少數(shù)載流子被反向偏置阱至襯底結匯集之前，匯集少數(shù)載流子，而在這個節(jié)它們可能會變?yōu)槎鄶?shù)載流子。阱中的電流浪涌可能會導致壓降大至導通寄生雙極，從而引發(fā)閂鎖。
多數(shù)載流子保護環(huán)把多數(shù)載流子電流引發(fā)的壓降減至最小來對寄生雙極晶體管進行解耦。同樣，阱中的電流浪涌會導致壓降大至能夠導通寄生雙極，從而引發(fā)閂鎖。
對接觸點(butted contact)與閂鎖相關，因為它們有效降低基極-射極分流電阻(R2)。理想的布線將取決于這些射極(N阱中的擴散區(qū))是否以真正對接觸點或反相偏置阱結的形式連接起來，或保留在漂浮狀態(tài)以及它們的相對尺寸。這樣一來，恰當?shù)貙ζ洳季€相對簡單，但要確定的話則有點復雜。
然而，考慮到噪聲問題，混合信號IC的設計規(guī)則不允許對接觸點。相反，多種保護條和/或單獨電源域可以考慮用于數(shù)字和混合信號應用。
寄生雙極基極寬度也已經被分析，以確定它對閂鎖敏感度的影響。p+射極和阱形成掩模邊緣(Xp)之間的間隔影響相對小，n+射極和n阱邊緣(Xn)之間的間隔影響更大。
NPN射極閂鎖觸發(fā)電流有兩種競爭的影響：R2隨著Xn增加和βnpn降低以增加Xn。然而，R2的增加相對于Xn值較小時占據大部分，而在Xn值較大時電流增益(βnpn)中的變化成為主要影響。因此，與自然假設相反，較寬的結構實際上可能對閂鎖更敏感。
圖3顯示閂鎖問題布線的一個例子。紅圈區(qū)域是用于數(shù)千微米寬的20V PMOS器件(圈中黑色部分)的電阻n阱結。問題在于阱結的退出通道使用從阱到電源串聯(lián)在一起的較小晶體管。這就設置了一個與N阱結串聯(lián)的適當阻抗，而N 阱結將以極低的電流電平正向偏置寄生PNP晶體管的基極-射極結。
圖4顯示另一個有問題布線的例子，其中較小簇的數(shù)字邏輯布設在近鄰高壓I/O單元處。圖中顯示物理上最接近墊片(pad)的標準單元門已經被驅動至閂鎖并且被損壞。在隨后的修改中，邏輯被移至更遠，但僅在應用了保護條時器件才會通過閂鎖。物理隔離并不會確保閂鎖免疫?；パa保護環(huán)有必要恰當?shù)貐R集由I/O注入的少數(shù)載流子和多數(shù)載流子。
其它考慮
外延起動材料的使用已經成為降低閂鎖敏感度的一個非常流行的選擇。本質上講，輕微摻雜質的外延層為IC提供高質量硅片，而較多摻雜質的襯底則從工作的器件區(qū)域吸收雜散電流。輕微摻雜質的外延層和較多摻雜質的襯底形成的結提供內置場，將多數(shù)載流子引導至襯底，注入的少數(shù)載流子也反射回外延層。結合的影響就是使保護環(huán)更加有效。
最后，ESD保護結構會影響閂鎖性能。簡單的二極管結能夠分流可能造成潛在有害的電流。這會增加給定輸出拓撲結構的閂鎖免疫性。相反，具備雙極特性的 ESD保護結構(如驟回或SCR結構)可能擁有低至足以被閂鎖應力觸發(fā)的維持電流。因此，必須注意確保ESD結構在合理的過應力狀況期間不工作。
結論
汽車工業(yè)中存在的嚴格元件認證程序要求芯片設計人員從項目的最早階段就可恰當?shù)亟鉀Q閂鎖故障方面的潛在問題。未能滿足特定的免疫性要求，可能導致延遲或重新開始的設計工作，這將會使成本更為高昂。
第一步的分析能夠預測閂鎖閾值，而這應針對創(chuàng)建片外連接的任何晶體管而進行。配備這方面的基礎信息，設計人員就能夠運用最佳的布線慣例來減輕閂鎖敏感性。單獨對晶體管進行物理隔離并不足以滿足AEC-Q-100或JEDEC閂鎖標準，雖然起始材料的選擇將影響器件對閂鎖的敏感度。建議設計人員在考慮閂鎖的同時也采取措施確保ESD免疫性，增強ESD保護措施，而非削弱閂鎖免疫性。
下載文檔
