積分梳狀濾波器的FPGA實(shí)現(xiàn)

軟件無(wú)線電技術(shù)的基本思想是將寬帶的A／D轉(zhuǎn)換器盡可能靠近射頻天線，即盡可能早地將接收到的模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)，在最大程度上通過(guò)DSP軟件來(lái)實(shí)現(xiàn)通信系統(tǒng)的各種功能。在軟件無(wú)線電接收平臺(tái)中，采樣率高有利于提高采樣量化的信噪比和簡(jiǎn)化設(shè)計(jì)，但采樣率高會(huì)導(dǎo)致后續(xù)信號(hào)處理速度跟不上，所以很有必要對(duì)A／D后的數(shù)據(jù)流進(jìn)行降速處理，本文提出了多級(jí)CIC抽取濾波器結(jié)構(gòu)不僅能夠?qū)崿F(xiàn)更寬輸入信號(hào)的任意速率的抽取，并且對(duì)帶外信號(hào)的衰減也更大。

1 CIC濾波器結(jié)構(gòu)分析

CIC濾波器最早是由Hogenauer提出的，后來(lái)出現(xiàn)了不少改進(jìn)的結(jié)構(gòu)形式。最基本的CIC抽取濾波器是指該濾波器的沖激響應(yīng)具有如下形式：

CIC抽取濾波器在w=0處的幅度值為R，其幅頻特性如圖2所示。稱頻率區(qū)間0～2π／R為CIC濾波器的主瓣，而其他區(qū)間為旁瓣。由圖2可以看見(jiàn)隨著頻率的增大，旁瓣電平不斷減小，其中第一旁瓣電平為：

可見(jiàn)單級(jí)CIC濾波器的旁瓣電平比較大，只比主瓣低13.46 dB，說(shuō)明阻帶衰減很差，一般很難滿足實(shí)用要求。為了降低旁瓣電平，可以采用多級(jí)CIC濾波器級(jí)聯(lián)的辦法來(lái)解決。

當(dāng)Q=5時(shí)，QQS=67.3 dB，由此可見(jiàn)5級(jí)級(jí)聯(lián)的CIC濾波器具有67 dB左右的阻帶衰減，基本能滿足實(shí)際要求。實(shí)際應(yīng)用的CIC抽取濾波器常采用多級(jí)結(jié)構(gòu)來(lái)實(shí)現(xiàn)。由此可見(jiàn)實(shí)際應(yīng)用中采用多級(jí)CIC抽取濾波器能適用更寬的有用輸入信號(hào)。適用于軟件無(wú)線電系統(tǒng)中的CIC抽?。瘍?nèi)插濾波器如圖3所示，通常R的取值為1或2。

2 五級(jí)CIC濾波器的FPGA實(shí)現(xiàn)

在此設(shè)計(jì)的CIC抽取濾波器的參數(shù)為：抽取因子D=25，帶寬比例因子b=1／8，R=1的5級(jí)CIC濾波器。設(shè)輸入數(shù)據(jù)位寬為8 b，輸出數(shù)據(jù)位寬為10 b。

實(shí)現(xiàn)的VHDL代碼如下所示：

3 仿真分析

利用Altera公司的Quartus Ⅱ軟件，針對(duì)Cyclone系列的EP1C12Q24017，對(duì)CIC濾波器的實(shí)現(xiàn)方法進(jìn)行仿真分析，所得時(shí)序圖如圖4所示。仿真結(jié)果表明5級(jí)CIC濾波器的實(shí)現(xiàn)方法正確。

4 結(jié)論

本文給出了適用于軟件無(wú)線電采樣率變換系統(tǒng)中CIC濾波器的結(jié)構(gòu)，完成了5級(jí)CIC濾波器的具體設(shè)計(jì)，時(shí)序仿真分析證明了該濾波器的正確性和可行性。該多級(jí)CIC濾波器的FPGA實(shí)現(xiàn)方法可在其他多速率處理系統(tǒng)中推廣應(yīng)用。