CMOS圖像傳感器集成A/D轉(zhuǎn)換器技術(shù)的研究

1.引言

　　隨著半導(dǎo)體制造技術(shù)，多媒體技術(shù)的迅速發(fā)展，圖像傳感器作為數(shù)碼相機(jī)，攝像頭等圖像獲取設(shè)備的核心部件正在成為當(dāng)前和未來(lái)研究的重點(diǎn)。按照類型來(lái)分圖像傳感器主要可以分為CCD型和CMOS型。CCD（Charged Coupled Device）技術(shù)由在貝爾實(shí)驗(yàn)室在1969年首先提出，至今已有25年的歷史。它是利用一個(gè)特殊的VLSI工藝，在硅片表面上生成一個(gè)緊密壓縮的多硅電極網(wǎng)格，通過(guò)光電效益收集電荷。在過(guò)去的20多年里，CCD 圖像傳感器以其高靈敏性低噪聲和寬的動(dòng)態(tài)范圍的優(yōu)點(diǎn)占領(lǐng)了圖像傳感器市場(chǎng)。但是隨著CCD應(yīng)用范圍的擴(kuò)大，其缺點(diǎn)逐漸顯露出來(lái)，首先是CCD光敏單元陣列難與驅(qū)動(dòng)電路及信號(hào)處理電路單片集成，不易處理一些模擬和數(shù)字功能，這些功能包括模數(shù)轉(zhuǎn)換器、精密放大器、存儲(chǔ)器、運(yùn)算單元等元件的功能，其次CCD陣列驅(qū)動(dòng)的脈沖復(fù)雜，需要使用相對(duì)高的工作電壓，不能與深亞微米超大規(guī)模集成電路（VLSI）技術(shù)兼容，而且CCD功耗大的缺點(diǎn)嚴(yán)重限制了其在便攜電子設(shè)備上的應(yīng)用。MOS圖像傳感器的概念最早出現(xiàn)在20世紀(jì)60年代，但當(dāng)時(shí)由于大規(guī)模集成電路工藝的限制未能進(jìn)行研究。隨著超大規(guī)模集成電路和微細(xì)加工技術(shù)的發(fā)展，最近人們已經(jīng)成功將圖像傳感器，模數(shù)轉(zhuǎn)換電路，圖像處理電路等模塊集成在一塊CMOS圖像傳感器芯片上[1][2]，以達(dá)到低功耗，高性能，高集成度和高可靠性，并且大大降低系統(tǒng)成本和面積，CMOS圖像傳感器開始突破原來(lái)成像質(zhì)量差的缺點(diǎn)，逐漸成為圖像傳感器領(lǐng)域的研究熱點(diǎn)。 信息請(qǐng)登陸:輸配電設(shè)備網(wǎng)
　　本文主要針對(duì)CMOS圖像傳感器上集成的模數(shù)轉(zhuǎn)換器轉(zhuǎn)換電路的主要類型及其特點(diǎn)和最新進(jìn)展作一介紹。

　　2.集成A/D轉(zhuǎn)換器的分類

　　任何A/D轉(zhuǎn)換器都具有抽樣、量化和編碼的基本功能。抽樣使模擬信號(hào)在時(shí)間上離散化使之變?yōu)槌闃有盘?hào)；量化則是將抽樣信號(hào)的幅度離散化使之變成數(shù)字信號(hào)；編碼是將數(shù)字信號(hào)最終表示成為數(shù)字系統(tǒng)所能接受的形式，如何實(shí)現(xiàn)這三個(gè)基本功能就決定了A/D轉(zhuǎn)換器的結(jié)構(gòu)和功能。按照對(duì)信號(hào)的處理方式上來(lái)分，A/D轉(zhuǎn)換器可以分為并行處理A/D轉(zhuǎn)換器和串行處理A/D轉(zhuǎn)換器兩大類。并行結(jié)構(gòu)處理速度較快，結(jié)構(gòu)較復(fù)雜，串行A/D轉(zhuǎn)換器結(jié)構(gòu)簡(jiǎn)單，處理速度較慢。如果根據(jù)量化編碼方式的不同，可以分為采用Nyquist頻率采樣并均勻量化的PCM型A/D轉(zhuǎn)換器和采用增量調(diào)制的過(guò)采樣型A/D轉(zhuǎn)換器。
　　CMOS圖像傳感器上使用的A/D轉(zhuǎn)換器按照集成方式的不同可以分為三種主要類型，芯片級(jí)集成，列級(jí)集成和象素級(jí)集成。 信息來(lái)自:輸配電設(shè)備網(wǎng)

 

　　2.1芯片級(jí)集成(Chip Level)
　　芯片級(jí)集成是整個(gè)傳感器陣列使用一個(gè)高速A/D轉(zhuǎn)換器。這種結(jié)構(gòu)的優(yōu)點(diǎn)是由于A/D轉(zhuǎn)換器作為一個(gè)獨(dú)立的單元放置在傳感器陣列外，A/D轉(zhuǎn)換器的面積不受很強(qiáng)的限制。缺點(diǎn)是由于A/D轉(zhuǎn)換器的高轉(zhuǎn)換速率會(huì)帶來(lái)較大功耗，而且由于傳感器陣列與A/D轉(zhuǎn)換器單元之間數(shù)據(jù)傳輸?shù)氖悄M信號(hào)，不可避免會(huì)引入額外的噪聲，影響整個(gè)系統(tǒng)性能。
　　2.1.1并行結(jié)構(gòu)A/D轉(zhuǎn)換器
　　并行結(jié)構(gòu)A/D轉(zhuǎn)換器主要由電阻分壓器，比較器，編碼器構(gòu)成。它的工作原理是每一級(jí)都需要一個(gè)比較器和分壓電阻，通過(guò)串聯(lián)電阻來(lái)產(chǎn)生比較器的參考電壓。比較器輸出輸入信號(hào)和參考電壓的比較結(jié)果送到一個(gè)解碼器解碼后輸出數(shù)字量。這種結(jié)構(gòu)的主要優(yōu)點(diǎn)是采樣速度只受比較器速度的限制，因而采樣速度快，是目前采樣速度最高的A/D轉(zhuǎn)換器。主要缺點(diǎn)是采用大量比較器，而且比較器的數(shù)目相對(duì)采樣的精度呈指數(shù)增長(zhǎng)，因而使芯片面積急劇增大，集成在CMOS圖像傳感器芯片中的精度在8位左右。1998年美國(guó)學(xué)者Loinaz，成功的將一個(gè)8位并行結(jié)構(gòu)A/D轉(zhuǎn)換器集成到圖像傳感器芯片中，工作在3.3v電壓下，功耗為200mW。

 信息來(lái)自:www.tede.cn

　　為了克服并行結(jié)構(gòu)帶來(lái)的比較器過(guò)多，面積過(guò)大的問(wèn)題，人們從面積和速度上進(jìn)行折中，提出了一種半并行結(jié)構(gòu)A/D轉(zhuǎn)換器。半并行結(jié)構(gòu)由高位和低位不同精度并行結(jié)構(gòu)A/D轉(zhuǎn)換器重構(gòu)為一個(gè)A/D轉(zhuǎn)換器，從高位和低位分別輸出。半并行結(jié)構(gòu)雖然速度是并行結(jié)構(gòu)的二分之一，但比較器的數(shù)目也減少到原來(lái)的一半。Smith等人的單片視頻記錄芯片里就采用了這種半并行結(jié)構(gòu)的A/D轉(zhuǎn)換器。
　　2.1.2流水線結(jié)構(gòu)A/D轉(zhuǎn)換器
　　流水線結(jié)構(gòu)A/D轉(zhuǎn)換器是流水線和半并行結(jié)構(gòu)A/D轉(zhuǎn)換器的結(jié)合。它通過(guò)流水線把整個(gè)采樣過(guò)程分為若干級(jí)，每級(jí)由一個(gè)低精度半并行A/D轉(zhuǎn)換器，一個(gè)D/A轉(zhuǎn)換器和一個(gè)采樣保持放大電路組成，每通過(guò)一級(jí)輸出數(shù)字量，同時(shí)信號(hào)減掉輸出數(shù)字信號(hào)經(jīng)過(guò)DAC反饋回來(lái)的量送到下一級(jí)。這樣每級(jí)采樣1-2位，然后合起來(lái)一起并行輸出。雖然這樣采樣速度受級(jí)數(shù)影響，需要經(jīng)過(guò)若干時(shí)鐘周期才能輸出，但是由于采用了流水線結(jié)構(gòu)，還是能達(dá)到很快的轉(zhuǎn)換速度，同時(shí)有效的控制了面積和功耗。近年來(lái)，流水線結(jié)構(gòu)A/D轉(zhuǎn)換器被廣泛應(yīng)用在各種高速數(shù)據(jù)轉(zhuǎn)換電路和CMOS圖像傳感器芯片中。
　　2.2列級(jí)集成(Column Level)
　　列級(jí)集成是使用半并行的A/D轉(zhuǎn)換器，通過(guò)集成一個(gè)中低速A/D轉(zhuǎn)換器的陣列，每個(gè)A/D轉(zhuǎn)換器只完成對(duì)一行或者幾行象素的轉(zhuǎn)換來(lái)實(shí)現(xiàn)對(duì)整個(gè)圖像傳感器模數(shù)轉(zhuǎn)換的功能。列級(jí)A/D轉(zhuǎn)換器的主要優(yōu)點(diǎn)是可以使用簡(jiǎn)單中低速的A/D轉(zhuǎn)換器。缺點(diǎn)是會(huì)使芯片版圖布局變的更復(fù)雜。

 

　　2.2.1逐次逼近型A/D轉(zhuǎn)換器
　　逐次逼近型A/D轉(zhuǎn)換器可以提供8位到18位，速度最快在5Msps左右的模數(shù)轉(zhuǎn)換。它使用了一個(gè)比較器，一個(gè)采樣保持電路，一個(gè)N位的DAC，一個(gè)N位的移位寄存器和一個(gè)SAR邏輯。這種結(jié)構(gòu)利用數(shù)據(jù)不斷通過(guò)環(huán)路逐次逼近的方法來(lái)達(dá)到所需要的精度。想要達(dá)到N位的精度就需要循環(huán)比較N個(gè)周期。這種循環(huán)利用結(jié)構(gòu)的缺點(diǎn)是A/D轉(zhuǎn)換器的采樣速度較慢。優(yōu)點(diǎn)是芯片面積小。這種類型A/D轉(zhuǎn)換器的另一特點(diǎn)是電路的功耗隨采樣率成比例增加，而不像全并行和流水線類型A/D轉(zhuǎn)換器的對(duì)應(yīng)采樣率有固定功耗。逐次比較型A/D轉(zhuǎn)換器在R. Panicacci等人的圖像傳感器芯片中成功的列級(jí)集成，并且得到了很好的應(yīng)用效果。

　　2.2.2單邊積分型A/D轉(zhuǎn)換器
　　單邊積分型A/D轉(zhuǎn)換器可以提供高精度的模數(shù)轉(zhuǎn)換，并且具有很好的噪聲抑制。單邊A/D轉(zhuǎn)換器的工作原理是一個(gè)未知輸入電路電壓VIN通過(guò)RC電路進(jìn)行積分。積分結(jié)果VINT與已知參考電壓VREF進(jìn)行比較。已知積分后的電壓VINT比輸入的VIN電壓和積分時(shí)間t成比例關(guān)系，即VINT/VIN和達(dá)到的積分時(shí)間成比例關(guān)系。所以可以根據(jù)TINT等于VREF所耗用的時(shí)間來(lái)確定VIN的大小。
　　這種結(jié)構(gòu)A/D轉(zhuǎn)換器的制約因素是 的精度和RC的精度。因此參考電壓，電阻和電容微小的變換都會(huì)影響轉(zhuǎn)換精度。設(shè)計(jì)中成功使用了單邊積分型A/D轉(zhuǎn)換器與芯片進(jìn)列級(jí)集成。
　　2.2.3周期型A/D轉(zhuǎn)換器
　　周期型A/D轉(zhuǎn)換器在原理上類似流水線結(jié)構(gòu)A/D轉(zhuǎn)換器。它在結(jié)構(gòu)上相當(dāng)于流水線 A/D轉(zhuǎn)換器中的一階，通過(guò)多周期調(diào)用達(dá)到所需要的精度。工作原理是輸入信號(hào)在讀入控制信號(hào)上升時(shí)被讀入電路，然后在A/D轉(zhuǎn)換器電路中被采樣，結(jié)果存入寄存器輸出，再通過(guò)一個(gè)DAC后和原信號(hào)相減。剩余信號(hào)通過(guò)采樣保持放大器，放大到原來(lái)大小，在反饋控制信號(hào)上升時(shí)進(jìn)行下一次采樣。這種周期性重復(fù)使用的結(jié)構(gòu)降低了功耗，提供了中低速的模擬信號(hào)到數(shù)字信號(hào)的轉(zhuǎn)換。1998年S. Decker[8]教授在ISSCC會(huì)議上發(fā)表了采用該種結(jié)構(gòu)A/D轉(zhuǎn)換器，采用0.8 工藝,5v電壓，用于256×256象素的圖像傳感器芯片。

      2. 2.3象素級(jí)集成(Pixel Level)
　　象素級(jí)集成的特點(diǎn)是采用每個(gè)光電檢測(cè)器（Photodetector）或者幾個(gè)光電檢測(cè)器共用一個(gè)低速A/D轉(zhuǎn)換器，大量低速A/D轉(zhuǎn)換器并行工作達(dá)到一個(gè)高速A/D轉(zhuǎn)換器的效果。象素級(jí)A/D轉(zhuǎn)換器使得圖像傳感器中心與周邊的通訊由模擬信號(hào)改變?yōu)閿?shù)字信號(hào)，減少了原來(lái)模擬信號(hào)傳輸過(guò)程中信號(hào)的損失。象素級(jí)A/D轉(zhuǎn)換器和象素傳感器集成帶來(lái)了圖像傳感器結(jié)構(gòu)上的重復(fù)性，從而使圖像傳感器內(nèi)部具有很多重復(fù)單元，因而具有可擴(kuò)縮性。雖然象素級(jí)A/D轉(zhuǎn)換器有著諸多優(yōu)點(diǎn)，但是象素級(jí)A/D轉(zhuǎn)換器由于集成在象素單元內(nèi)，A/D轉(zhuǎn)換器面積上受到填充率(fill factor)的限制，而且A/D轉(zhuǎn)換器數(shù)目和傳感器象素單元個(gè)數(shù)處在同一數(shù)量級(jí)上，所以象素級(jí)A/D轉(zhuǎn)換器對(duì)功耗和面積的要求非常的苛刻，故而傳統(tǒng)A/D轉(zhuǎn)換器結(jié)構(gòu)很難作為象素級(jí)A/D轉(zhuǎn)換器與圖像傳感器集成。
　　圖6就是一個(gè)使用了象素級(jí)A/D轉(zhuǎn)換器的讀出電路原理圖，它由N×M的象素單元陣列，行解碼器，高精度放大器和列地址解碼/輸出復(fù)選器組成。其中一個(gè)A/D轉(zhuǎn)換器和多個(gè)光電檢測(cè)器一起構(gòu)成一個(gè)象素單元。

 

　　目前用于象素級(jí)的A/D轉(zhuǎn)換器主要有Fowler[4]提出的過(guò)采樣Sigma-Delta結(jié)構(gòu)A/D轉(zhuǎn)換器和Yang提出的Multi–Channel–Bit–Serial(MCBS)結(jié)構(gòu)A/D轉(zhuǎn)換器.

2.3.1 精簡(jiǎn)型過(guò)采樣Sigma Delta結(jié)構(gòu)A/D轉(zhuǎn)換器
　　過(guò)采樣Sigma-Delta A/D轉(zhuǎn)換器的特點(diǎn)是模擬部分比例少，精度要求低，（減小了Vdd波動(dòng)，器件匹配，KT/C噪聲對(duì)電路性能的影響)，數(shù)字部分比例大，比較適宜用標(biāo)準(zhǔn)CMOS工藝實(shí)現(xiàn)。一階過(guò)采樣Sigma-Delta的結(jié)構(gòu)簡(jiǎn)單、速度低、精度高，恰好滿足了圖像傳感器對(duì)象素級(jí)A/D轉(zhuǎn)換器的要求。一階過(guò)采樣Sigma-Delta結(jié)構(gòu)A/D轉(zhuǎn)換器原理如圖7所示。 信息來(lái)源:http://tede.cn

 信息來(lái)自:輸配電設(shè)備網(wǎng)

　　輸入信號(hào)過(guò)采樣后經(jīng)過(guò)積分器積分，然后通過(guò)量化器反饋回輸入端，同時(shí)輸出量化后的數(shù)字信號(hào)，數(shù)字信號(hào)經(jīng)過(guò)梳狀濾波器降頻到Nyquist頻率。

 

　　Fowler利用Sigma-Delta A/D轉(zhuǎn)換器得思想對(duì)傳統(tǒng)Sigma-Delta A/D轉(zhuǎn)換器進(jìn)行改進(jìn)，精簡(jiǎn)了電路，提出的CMOS象素級(jí)集成的精簡(jiǎn)型Sigma-Delta A/D轉(zhuǎn)換器電路。
　　它的一個(gè)單元采用了四個(gè)光電檢測(cè)器和一個(gè)象素級(jí)A/D轉(zhuǎn)換器，并且通過(guò)17只管子來(lái)實(shí)現(xiàn)。工作時(shí)，由于感光后光電二極管產(chǎn)生了光電荷，光電荷儲(chǔ)存在光電二極管節(jié)電容中產(chǎn)生了節(jié)點(diǎn)電壓，轉(zhuǎn)換器通過(guò)被復(fù)選器選中一個(gè)光電二極管，被選光電二極管的節(jié)電壓通過(guò)受時(shí)鐘控制比較器被量化。
　　該設(shè)計(jì)中比較器工作于亞閾值區(qū)以減少功耗和噪聲，增加增益，并且減小D/A轉(zhuǎn)換器中的漏電流。偏置電流也被設(shè)置成能夠夠完成所需要采樣率的足夠小值，。這一位的D/A轉(zhuǎn)換器是通過(guò)一個(gè)模擬信號(hào)移位寄存器來(lái)實(shí)現(xiàn)。
　　于數(shù)字部分比較復(fù)雜，占用的面積大，F(xiàn)owler只把Sigma-Delta A/D轉(zhuǎn)換器的模擬部分集成與圖像傳感器芯片中，而把數(shù)字部分放在片外。這種做法縮小了芯片面積，但是過(guò)采樣會(huì)導(dǎo)致輸出數(shù)據(jù)量巨大，由于數(shù)字部分設(shè)置在片外，這樣對(duì)于大尺寸或者高速CMOS圖像傳感器芯片，需要很高的I/O帶寬，所以限制了它的應(yīng)用范圍。
　　2.3.2 MCBS結(jié)構(gòu)A/D轉(zhuǎn)換器
　　傳統(tǒng)的位并行(bit parallel)和位串行(bit serial)A/D轉(zhuǎn)換技術(shù)在面積，功耗上的限制無(wú)法做為象素級(jí)集成的A/D轉(zhuǎn)換器使用。1998年Stanford 大學(xué)的學(xué)者David Yang提出了第一種Nyquist率的MCBS(multi-channel-bit serial) 結(jié)構(gòu)的象素級(jí)A/D轉(zhuǎn)換器，它的采樣頻率只有信號(hào)頻率的2倍，所以不會(huì)有信號(hào)輸出數(shù)據(jù)量過(guò)大的問(wèn)題。它由象素單元電路和芯片級(jí)電路組成，每一個(gè)象素單元采用了一個(gè)比較器和一個(gè)鎖存器構(gòu)成。而所有象素單元共用一個(gè)有限狀態(tài)機(jī)電路和一個(gè)M位的DAC電路。 信息請(qǐng)登陸:輸配電設(shè)備網(wǎng)

 

　　轉(zhuǎn)換原理是通過(guò)研究編碼表找出各位的規(guī)律，以對(duì)一個(gè)在0～1之間的輸入信號(hào)進(jìn)行3位的GRAY碼為例，判斷MSB位只需將輸入信號(hào)與1/2進(jìn)行比較，判斷LSB位需要將信號(hào)與1/8,3/8,5/8,7/8進(jìn)行比較。這種比較在并行結(jié)構(gòu)A/D里是以同時(shí)比較的方式實(shí)現(xiàn)。我們這里通過(guò)多時(shí)鐘實(shí)現(xiàn)對(duì)各位的串行比較。
　　通過(guò)有限狀態(tài)機(jī)提供的一個(gè)臺(tái)階上升的RAMP信號(hào)與輸入模擬信號(hào)經(jīng)過(guò)多時(shí)鐘周期的串行多位比較，3位精度的A/D轉(zhuǎn)換器，求出最高位需要一個(gè)時(shí)鐘周期，求出次高位需要二個(gè)時(shí)鐘周期，最低位需要四個(gè)時(shí)鐘周期，各位的結(jié)果送入由有限狀態(tài)機(jī)提供的BITX信號(hào)控制的鎖存器并串行輸出。MCBS結(jié)構(gòu)A/D轉(zhuǎn)換器通過(guò)多周期的復(fù)用技術(shù)來(lái)來(lái)模擬全并行A/D轉(zhuǎn)換器中的電阻分壓與輸入模擬信號(hào)的多位的并行比較，從而極大減小了A/D轉(zhuǎn)換器面積，并且可以采用穩(wěn)定的簡(jiǎn)單電路來(lái)實(shí)現(xiàn)。
　　Yang的MCSB結(jié)構(gòu)的A/D轉(zhuǎn)換器使用了18個(gè)晶體管。

　　3.展望

　　SOC技術(shù)的發(fā)展使CMOS圖像傳感器在集成度高上的優(yōu)越性上越來(lái)越體現(xiàn)出來(lái)，而集成A/D轉(zhuǎn)換器是CMOS圖像傳感器的中核心部件，世界各國(guó)科研工作者很早就開始了這一領(lǐng)域的研究工作。美國(guó)的Stanford大學(xué)早在上世紀(jì)90年代初就開始了該領(lǐng)域的研究并且在象素級(jí)A/D轉(zhuǎn)換器方面取得了豐碩的成果。我們中國(guó)科學(xué)院微電子研究所雖然起步比較晚，但通過(guò)不懈的努力，已在列級(jí)和芯片級(jí)A/D轉(zhuǎn)換器方面取得了一定的研究成果。目前，該領(lǐng)域主要有以下幾個(gè)研究方向。
　　3.1低電壓
　　集成電路設(shè)計(jì)已經(jīng)進(jìn)入深亞微米時(shí)代，最小線寬從0.25 到0.18 到現(xiàn)在的0.13 ，供電電壓也降低到2.5V，1.3V，甚至1V以下，這給數(shù)字電路的設(shè)計(jì)帶來(lái)了很大幫助，低電壓意味著低功耗，但這對(duì)于模擬電路設(shè)計(jì)卻是很大的挑戰(zhàn)。如何保持低電壓下，讓A/D轉(zhuǎn)換器正常的工作，提高模擬信號(hào)的動(dòng)態(tài)范圍和信噪比，已經(jīng)成為今后研究的熱點(diǎn)問(wèn)題。
　　3.2低功耗
　　主要用在便攜設(shè)備上的圖像傳感器芯片對(duì)芯片的功耗的要求尤其苛刻，象素級(jí)和列級(jí)集成的A/D轉(zhuǎn)換器的功耗大小將會(huì)大大影響到整個(gè)芯片的功耗。所以如何更好的控制A/D轉(zhuǎn)換器的功耗，降低整個(gè)系統(tǒng)的功耗，從而延長(zhǎng)便攜視頻系統(tǒng)的電池使用時(shí)間，是模擬集成電路設(shè)計(jì)者所需要考慮的主要問(wèn)題之一。

     3.3提高轉(zhuǎn)換精度和速度
　　新一代視頻技術(shù)和3D視頻技術(shù)的提出，對(duì)視頻的畫面質(zhì)量有了更高的要求，而A/D轉(zhuǎn)換器的轉(zhuǎn)換精度和速度影響視頻畫面質(zhì)量的關(guān)鍵因素。視頻播放的幀數(shù)受制于轉(zhuǎn)換速度，而視頻的畫質(zhì)則受轉(zhuǎn)換精度的影響。如何開發(fā)出高速高精度的圖像傳感器用A/D轉(zhuǎn)換器，從而滿足不斷增長(zhǎng)的高畫質(zhì)數(shù)字視頻的要求，也成為當(dāng)今一個(gè)迫切需要解決的問(wèn)題。