基于DDS芯片AD9833的音源發(fā)生器設計
在2008年浙江省大學生電子設計競賽中，有一個題目是“音樂演奏器設計”，要求用12個鍵盤演奏音樂，其中有一個關(guān)于音階的技術(shù)指標要求頻率誤差小于±0.1%。本題目的關(guān)鍵在于產(chǎn)生一個高精度的音源。一般采用的單片機定時器中斷產(chǎn)生信號的方法勉強能達到這個要求。本題目有一個音階對應頻率的附表，描述了各音階對應頻率的精確值，如音階6頻率為739.99 Hz，采用51系列單片機定時器中斷方法無法達到該表數(shù)據(jù)所描述頻率精度要求。而采用DDS技術(shù)，則能達到這一頻率精度的要求。與采用51單片機定時器產(chǎn)生的信號相比，通過DDS產(chǎn)生的音階信號除了頻率精度高的優(yōu)點外，產(chǎn)生的是正弦波，具有“純”音的特點，聽覺效果較好?；谏鲜鲈颍捎肈DS+MCU是實現(xiàn)音樂演奏器的一種較好設計方案。其技術(shù)核心為可控的音階的發(fā)生，構(gòu)成一個音源發(fā)生器。本文介紹的音源發(fā)生器可用于鋼琴的校音，具有一定實用價值。
1 音源產(chǎn)生原理
Tierney J和Tader C M等人于1971年首次提出了DDS或DDFS(Direct Digital Frequency Synthesis)的概念，通常將DDS視為第三代頻率合成技術(shù)。DDS突破了以往頻率合成法的原理，從“相位”的概念出發(fā)進行頻率合成。這種方法不僅可以產(chǎn)生不同頻率的正弦波，而且可以控制波形的初始相位。另外，可以采用DDS方法產(chǎn)生任意波形(AWG)。
DDS的基本結(jié)構(gòu)如圖1所示，包括主頻、同步加法器、頻率字寄存器、ROM、D/A、LPF等。主頻產(chǎn)生主時鐘，同步加法器按照主時鐘進行同步加法運算。同步加法器的一個加數(shù)是存儲于頻率字寄存器中的頻率字，另一個加數(shù)是同步加法器的上次加法運算結(jié)果(和)。同步加法器的加法運算結(jié)果(和)作為ROM的地址，ROM內(nèi)存儲有波形數(shù)據(jù)，ROM的數(shù)據(jù)輸出由D/A轉(zhuǎn)換成模擬量，經(jīng)過LPF濾波，輸出ROM內(nèi)存儲的波形。
基本的DDS芯片，主頻fMCLK=1 MHz，頻率字FREQREG=1，同步加法器的位數(shù)為8，則同步加法器相當于進行0～255(0x00～0xFF)的計數(shù)過程，該過程循環(huán)重復，其循環(huán)頻率為fMCLK/256。若ROM存儲有正弦波數(shù)據(jù)，則經(jīng)過D/A轉(zhuǎn)換和LPF濾波后，輸出頻率為fMCLK/256的正弦波信號；當頻率字FREQREG=2，則同步加法器相當于進行步長為2的0～255(0x00～0xFF)的累加過程，該過程的頻率為2×fMCLK/256，也就是輸出頻率為2×fMCLK/256的正弦波信號。
由此類推，基本型DDS芯片的輸出頻率為：
f0=fMCLK/28×FREQREG
對于基本型DDS芯片，一般，主頻fMCLK通過晶體振蕩電路產(chǎn)生，相對固定，因此DDS的輸出頻率取決于頻率字，頻率字一般通過串行或并行接口進行設置。
DDS芯片的輸出頻率的變化間隔(分辨率)為fMCLK/28(當同步加法器的位數(shù)是8時)。輸出頻率的穩(wěn)定度主要取決于晶體振蕩的穩(wěn)定度，輸出波形則取決于ROM中的波形數(shù)據(jù)，根據(jù)奈奎斯特定理，最高輸出頻率小于fMCLK/2。
由于同步加法器結(jié)果是改變輸出波形的相位，在有關(guān)DDS芯片的資料中[1]，該同步加法器通常稱為相位累加器。
實際應用時，DDS的結(jié)構(gòu)會復雜得多，同步加法器的位數(shù)遠大于8，加入相位加法器，ROM、D/A數(shù)據(jù)寬度在10位以上，主頻也會較高。因此通常采用專用芯片，也有少量采用FPGA來實現(xiàn)的(特別當需要實現(xiàn)AWG時)。
Qualcomm公司、ADI公司等推出一系列DDS專用芯片。比較典型的有AD9850、AD9851、AD9852、AD9853、AD9833等。當前的信號發(fā)生器廣泛使用DDS專用芯片作為電路核心[1]。歷年的大學生電子競賽均有涉及DDS芯片應用的題目。
AD9833是ADI公司生產(chǎn)的一款低功耗、可編程波形發(fā)生器，能夠產(chǎn)生正弦波、三角波、方波輸出，輸出頻率和相位都可通過軟件編程，調(diào)節(jié)比較方便。采用28位的頻率寄存器，當主頻時鐘為25 MHz時，頻率分辨率為0.1 Hz；主頻時鐘為1 MHz時，頻率分辨率可以達到0.004 Hz[2]。
AD9833采用10個引腳的MSOP封裝形式，采用SPI接口進行控制寄存器和頻率寄存器的設置，功能簡潔，使用方便，故選用AD9833芯片作為音階頻率發(fā)生器。AD9833芯片的引腳圖如圖2所示。
在主頻合適的條件下，通過SPI接口設置頻率寄存器和控制寄存器，即能得到理想的信號輸出。其輸出頻率為：
2 硬件設計
AD9833芯片有3根串行接口線，與SPI、QSPI、MI－CROWIRE和DSP接口標準兼容，在串口時鐘SCLK的作用下，數(shù)據(jù)以16位的方式加載到設備上，其時序圖如圖3所示，F(xiàn)SYNC引腳是使能引腳，電平觸發(fā)方式，低電平有效。進行串行數(shù)據(jù)傳輸時，F(xiàn)SYNC引腳必須置低。
本設計中，MCU采用51系列芯片，圖4是音源器部分的電路原理圖。P1.5、P1.6、P1.7分別與AD9833芯片的FSYN、SCLK、SDA相連，MCU通過模擬SPI的時序，對AD9833芯片的各寄存器進行設置。Y2是一個有源晶振，其第3腳輸出頻率為4.194 304 MHz的信號，提供給AD9833芯片的主頻輸入端，AD9833芯片產(chǎn)生的信號通過JP3輸出，與音頻功放電路相連，通過音頻功放驅(qū)動揚聲器發(fā)聲。
3 軟件實現(xiàn)
本設計中，主頻時鐘采用4.194 304 MHz。輸出頻率計算如下：
式中，f0為輸出頻率，fMCLK為主頻(4.194 304 MHz)，F(xiàn)REQREG為頻率寄存器設置的頻率字。頻率分辨率為1/64=0.015 625 Hz。
根據(jù)上述公式，計算出各音階對應的頻率字參數(shù)如表1所示。
控制程序在Keil uv2環(huán)境下開發(fā)，程序采用匯編語言和C語言混合編程形式實現(xiàn)。實現(xiàn)時序控制部分采用匯編語言，主體部分則采用C語言進行編程。程序主體部分調(diào)用時序控制部分時，通過全局字節(jié)變量light_o和light_o1傳遞數(shù)據(jù)。
時序控制部分程序通過模擬SPI接口時序，完成對DDS芯片內(nèi)部寄存器的設置，具體程序如下(定義部分略)：
to_9833:
setb SCK
clr CS
mov a，light_o
mov r1，#08h
call out_SPI
mov a，light_o1
mov r1，#08h
call out_SPI
setb CS
clr SCK
ret
out_SPI:
RLC A
mov SO，c
clr SCK
setb SCK
djnz r1，out_SPI
ret
程序主體部分中，根據(jù)表1將音階數(shù)據(jù)定義成一個一維數(shù)組：
code unsigned int music_table[ ]={0x5268，0x5c80，
0x67d3，0x6e00，0x7b78，0x8a97，0x92d5，0xa4d5，0xb8ff，0xcfa7，0xdc00，0xf6f0，}；
主程序的編程框圖如圖5所示。對AD9833芯片通過寫入控制字的方式進行初始化。程序在主循環(huán)中運行。主循環(huán)對有效按鍵進行處理，對于有效琴鍵，調(diào)用音階函數(shù)即可。音階函數(shù)如下：
void play_music(unsigned char nn)
{
light_o = 0x20；
light_o1 = 0x00； //設控制字
to_9833()；
v_3.cm_int =music_table[nn]； //查音階表
light_o = 0x40 | (v_3.cm.cm_0 & 0x3f)；
light_o1 = v_3.cm.cm_1；
to_9833()； //設頻率字
light_o = 0x40；
light_o1 = v_3.cm.cm_0 / 0x40；
to_9833()；
}
如有音階2的琴鍵被按下有效，C語言對調(diào)用函數(shù)描述為：
play_music(2)；
程序中還包含按鍵處理、顯示、存儲控制等部分，限于篇幅，不再贅述。經(jīng)實測，本音源發(fā)生器產(chǎn)生的各音階頻率與表1設計值一致，頻率誤差<0.02%，波形則是“純凈”的正弦波。通過功率放大，驅(qū)動揚聲器發(fā)聲。
通常不同樂器發(fā)音時，均有不同特征的諧波。常規(guī)樂器難以實現(xiàn)只有主音、無諧波成分的音階，而通過本文DDS芯片設計的音源器，實現(xiàn)了精準的無諧波成分的音階，有獨特的聽覺效果?？勺鳛榛鶞室綦A，用于各類樂器的校音。
下載文檔
