摘要：給出了并行多通道接收機方案，以多速率信號處理理論為基礎，采用了寬帶中頻帶通采樣的軟件無線電架構。使用TI的數字上／下變頻轉換器GC5016作為接收機的核心芯片，主要介紹了GC5016的結構和功能，及其作為數字下變頻器的使用，重點對CIC和PFIR兩種濾波器在抽取重采樣和濾波整型中的作用進行了理論分析和仿真研究。CPLD作為主要的外圍器件，產生配置時序，在上位機的控制下完成重配置功能。設計大量采用可編程器件，具有較高的集成度、靈活性和廣泛的應用前景。
關鍵詞：軟件無線電；多速率信號處理；CIC濾波器；PFIR濾波器；GC5016
0 引言
軟件無線電(Software Radio)，也稱軟件定義的無線電(Software Defined Radio)，是一種既能夠兼容多種制式的無線通信設備，也能夠滿足未來個性化通信需求的無線通信體系結構及技術。20世紀90年代初，美國MITRE公司的首席科學家J．Mitola首先提出這個概念。它足將模塊化、標準化和通用化的硬件單元以總線或者交換方式連接起來構成的通用平臺，通過在這種平臺上加載模塊化、標準化和通用化的軟件，實現(xiàn)各種無線通信功能的一種開放體系結構及技術。
促使軟件無線電產生和發(fā)展的原因主要包括軍事、民用、技術和市場需求住內的現(xiàn)實需求以及大規(guī)模集成電路、個人計算機及其網絡、高速數字信號處理、新型軟件工程方法、現(xiàn)代控制論等技術進步的產物。
1 中頻接收機總體設計
軟件無線電的基本思想就是盡可能地簡化射頻模擬前端，使A／D變換盡可能地靠近天線，盡早地完成模擬信號的數字化，并對其盡可能多地用軟件進行處理?？梢钥闯觯珹／D起著最為關鍵的作用，但目前A／D的性能無法實現(xiàn)射頻直接采樣，所以目前的軟件無線電接收機采用了折衷方案，大都是在中頻上完成數字化。本研究針對的是已完成模擬下變頻的70MHz或者140MHz的中頻信號。硬件的總體設計框圖如圖1所示。4路A／D對中頻信號進行采樣，并送入GC5016完成數字下變頻，FPGA完成部分基帶信號處理，在PCI9054橋接芯片的控制下通過PCI總線將處理后的數據送入PC機進行再處理。同時，PC上位機通過PCI總線控制CPLD對GC5016和FPGA進行配置和重配置，具有一定的可重構性。
盡管采用了中頻帶通采樣技術，但相對于FPGA或者DSP處理能力來說，數據速率仍然太高，很難滿足實時性要求。一個實際的無線信號帶寬有限，對單信號采樣時所需的采樣率并不高，對采樣數據進行抽取，以降低采樣率是完全可行的。多速率信號處理中的抽取理論是軟件無線電接收機的理論基礎。圖2是一個完整的D倍抽取器結構圖，圖中HLP(ejw)為其帶寬小于π／D的低通濾波器，是濾除信號頻譜中高于π／D的部分，用以防止采樣率降低后信號頻譜造成的混疊。
2 模塊功能描述
2．1 數字下變頻(DDC)
GC5016是一種靈活的寬帶四信道數字上下變頻器，可設計用于高速、高帶寬的數字信號處理應用，例如3G蜂窩收發(fā)基站的發(fā)送和接收信道，也可用于通用目的的數字濾波。四個相同的處理信道可以獨立地配置為上變頻，下變頻或者兩上兩下的組合。本文將它們配置為四個下變頻通道，作為通用的數字濾波器使用。在四信道模式下輸入速率高達160 MSPS，無雜散動態(tài)范圍為115 dB，16個255階的FIR濾波器，64個并行輸入／輸出位，提供靈活的I／O選項。
在下變頻模式中，信道接收實數據或者復數據，在選定的載波頻率上解調，并進行抽取，自動增益放大，產生20位的輸出。信道的輸出信號經過格式化后，以實數或者復數的形式加到四個輸出端口，完成數字下變頻。
下變頻信道處理流程中，首先經過接收輸入格式器(Receive Input Formatter，RINF)將ADC采樣的數據格式轉化為復輸入格式。在混頻段，通過接收輸入信道選擇(Receiver Input Selection，RSEL)、數控振蕩器(Numericallv Controlled Oscillator，NCO)和復混頻邏輯，將中頻信號載波頻率混頻搬移至0 Hz，形成零中頻信號或稱基帶信號?；祛l之后是5級的積分梳狀(Cascade Integrator Comb)抽取濾波器，提供1～256的整數倍抽取和復濾波。可編程的有限沖擊響應濾波器(Programmable Finite Impulse Response Filter，PFIR)提供CIC的矯正，頻譜銳化以及進一步的抽取，PFIR的抽取率是1～16倍。復功率計對信號增益進行監(jiān)視，輸出下變頻之后的信號。
2．2 基帶處理
軟件無線電的基帶處理需要具有如下特征：強大的運算能力、完全的靈活性、模塊化、可增減性和開放的體系結構。FPGA以很高的集成度和靈活的可重新配置功能，非常適合軟件尢線電基帶處理領域。在FPGA中可以完成信號的載波估計和同步，符號時鐘估計和同步，信道均衡，信號的解調、解擴等等。通過上位機的控制和交互，完成部分乃至全部的基帶處理，并將數據通過PCI總線送入計算機，依靠廉價的PC以及其組成的計算機網絡完成部分基帶和上層數據的處理工作。
2．3 重配置電路
軟件無線電要求在一個通用的硬件平臺上實現(xiàn)各種通信功能，因此可重構性必然成為軟件無線電的根本特性。FPGA可以根據不同的配置信息構建不同的硬件電路，再配合微處理器或者其他可編程器件來模擬FPGA的配置時序，這就可以實現(xiàn)對FPGA重配置的控制。在此思想指導下，本文利用CPLD的通用I／O口產生配置時序，通過PCI總線傳送新的配置文件，在上位機的控制下，實現(xiàn)了對FPGA的重新配置。上／下變頻芯片GC5016的重配置與FPGA相同，被控芯片和上位機的相互配合即在一定程度上實現(xiàn)了系統(tǒng)的在線重構技術。PCI9054芯片用于FPGA，CPLD和PCI總線之間的橋接工作，已經相當成熟，在此不再贅述。
3 濾波器理論分析
GC5016芯片包含兩類濾波器，CIC(級聯(lián)積分梳狀)濾波器和PFIR(可編程有限沖擊響應)濾波器。CIC濾波器已被證明在高速抽取或插值系統(tǒng)中是非常有效的單元。在下變頻中CIC可以將中頻采樣的信號按需要降低到基帶。CIC濾波器是IIR和FIR濾波器的組合，它能用簡單的結構、較少的資源靈活地實現(xiàn)輸入、輸出數字信號的速率變換，往往在DDC中用作第一級處理。
FIR濾波器，即有限沖擊響應濾波器是指沖激響應函數h(n)為有限個值的數字濾波器。FIR濾波器具有許多獨特的優(yōu)越性，除了可以做成具有嚴格的線性相位外，還可以滿足任意的幅度特性要求，也不存在不穩(wěn)定問題，且設計相對成熟。
理論分析中采用了實信號形式進行分析，而實際的芯片處理通過模塊復制實現(xiàn)了復信號的處理。
3．1 CIC濾波器
CIC濾波器用來實現(xiàn)第一級的整數倍抽取，如圖3所示。該濾波器的沖激響應具有如下形式：
當，它與主瓣電平(D)的差值為13．46 dB?？梢?，單極CIC濾波器的旁瓣電平較大，阻帶衰減很差。為了降低旁瓣電平，可以采用多級CIC濾波器級聯(lián)的方法，如圖4所示，GC5016采用五級級聯(lián)的方式，提供1～256級的抽取率，具有67dB左右的阻帶衰減，基本滿足實際需求。其頻率響應為：
由于CIC濾波器的通帶傾斜較大，信號通過CIC濾波器之后，頻譜會產生一定的傾斜，且伴有較大損耗，所以后端的PFIR濾波器在繼續(xù)對信號進行抽取降速的基礎上，還要對信號進行一定程度的補償，以便抵消CIC濾波器的通帶傾斜。
3．2 PFIR濾波器
用一個已知的窗函數ω(k)去截取一個理想濾波器的沖激函數hid(k)，就能得到一個實際可用的FIR濾波器沖擊函數h(k)，即窗函數法，這是最簡單、最常用的設計FIR濾波器的方法。常用的窗函數ω(k)有矩形窗、漢寧窗、海明窗、布-哈窗(Blackman-Harris)以及凱撒(Kaise r)窗等。除此之外，還有等波紋最佳一致逼近法(Parks-Mcclellan最優(yōu)法)及頻域采樣法等。
FIR濾波器的階數即窗函數長度是由濾波器的實際需求決定的，對于某些類型的窗函數，給定δp，δs，fC，fA等濾波器參數就可確定所需的濾波器階數。例如對凱撒窗，當δ=δp=δs時，則N由下式給出：
式中：△f，fC，fA分別為實際模擬帶寬和頻率值；fs為采樣頻率。由上式可見，數字濾波器的階數N與濾波器的歸一化過渡帶寬度成反比，與濾波器帶內波動的對數值成正比，過渡帶越窄帶內波動越小，所需的濾波器階數越大，實現(xiàn)起來也越困難，所以實際應用中，需要對
三者進行權衡折衷。目前有很多商用濾波器設計軟件包可供選擇，Matlab的信號處理和濾波器設計工具箱，提供了強大的設計和仿真功能。本文使用Matlab對GC5016的濾波器設計進行了仿真。
4 仿真及結果
仿真實用Matlab的濾波器設計工具箱，假設抽取因子M=8，差分延時D=1，信號通帶為2 MHz，阻帶衰減Ast為80 dB，采樣率fs為100MHz，則CIC濾波器的幅頻響應如圖5所示。
假設FIR濾波器的抽取因子M2=4，阻帶為4．25 MHz，通帶為2．25 MHz，通帶紋波A。為0．1 dB，則FIR濾波器的幅頻響應如圖6所示，級聯(lián)之后的幅頻響應如圖7所示。
濾波器設計工具箱可以直接導出上述濾波器的系數，通過相應的開發(fā)工具寫入GC5016的配置文件，即完成了從仿真到實踐的開發(fā)過程。
5 結語
軟件無線電以可升級和可重配置的軟件來實現(xiàn)各種無線電功能的新架構，在軍用和民用領域越來越顯示出強大的生命力。本文介紹了以數字上下變頻器GC5016和可重配置的FPGA為核心的多通道接收機設計。實驗表明，該多通道接收機具有一定的靈活性和開放性。未來還可以在4通道的基礎上，利用多個多通道接收機實現(xiàn)新一代陣列處理系統(tǒng)，具有較強的牛命力和廣泛的應用前景。
下載文檔
