ARM嵌入式平臺的VGA接口設(shè)計
關(guān)鍵詞 嵌入式系統(tǒng) S3C2410 VGA
大多數(shù)嵌入式產(chǎn)品的顯示終端都選擇LCD，但在某些需要大屏幕顯示的應(yīng)用中，工業(yè)級LCD的價格比較昂貴，且現(xiàn)有的大屏幕顯示器(包括CRT顯示器和LCD顯示器)一般都采用統(tǒng)一的15針VGA顯示接口。三星公司ARM9芯片S3C2410以其強大的功能和高性價比在目前嵌入式產(chǎn)品中得到廣泛的應(yīng)用。筆者在開發(fā)基于ARM嵌入式平臺的血液流變測試儀的過程中，成功地利用高性能視頻D／A轉(zhuǎn)換芯片ADV7120，將S3C2410自帶的LCD掃描式接口轉(zhuǎn)換為VGA接口，使之能夠驅(qū)動VGA接口的顯示器。
1 VGA接口介紹
近年來，業(yè)界制定出了眾多數(shù)字化的顯示接口協(xié)議，較為典型的是DVI(Digital Visual Interface)。由于數(shù)字接口的標準還未統(tǒng)一，廠商支持各自的標準，導致數(shù)字接口的標準遲遲未定。VGA接口是一個模擬信號接口。作為在顯示領(lǐng)域多年的接口標準，直到今天它仍是所有顯示終端最為成熟的標準接口，現(xiàn)在某些高端的電視也支持VGA接口。
15針VGA接口信號定義如表l所列。除了2個NC信號、3根顯示數(shù)據(jù)總線和5個GND信號，比較重要的信號是3個RGB彩色分量信號和2個掃描同步信號HSYNC和VSYNC。VGA接口中彩色分量采用RS343電平標準。RS343電平標準的峰峰值電壓為l V。該標準定義的4個電平范圍是：
白電平——十0．714 V；
黑電平——+0．054 V；
消隱電平——0 V；
同步電平——一0．286 V。
2 S3C2410 LCD控制器簡介
三星公司的ARM9芯片S3C2410功能強大，性價比高，在目前的嵌入式產(chǎn)品中得到了廣泛的應(yīng)用。S3C2410帶有LCD控制器，可以很方便地控制驅(qū)動掃描式接口的LCD顯示。
2．1 引腳功能信息
LCD控制器提供了掃描式數(shù)據(jù)傳輸引腳和時序控制引腳，具體描述如下：
VFRAME／VSYNC——LCD控制器和LCD驅(qū)動器之間的幀同步信號。該信號告訴LCD屏新一幀開始了。LCD控制器在一幀顯示完成后立即插入一個VFRAME信號，開始新一幀的顯示。
VLINE／HSYNC——LCD控制器和LCD驅(qū)動器之間的行同步脈沖信號。該信號用于LCD驅(qū)動器將水平線(行)移位寄存器的內(nèi)容傳送給LCD屏顯示。LCD控制器在整行數(shù)據(jù)移入LCD驅(qū)動器后，插入一個VLINE信號。VCLK——LCD控制器和LCD驅(qū)動器之間的像素時鐘信號。LCD控制在VCLK的上升沿處送出數(shù)據(jù)，LCD驅(qū)動器在VCLK的下降沿處采樣。
VM／VDEN——LCD驅(qū)動器的AC信號。VM信號被LCD驅(qū)動器用于改變行和列的電壓極性，從而控制像素點的顯示。VM信號可以與每幀同步，也可以與可變數(shù)據(jù)的VLINE信號同步。
VD[23；0]——LCD像素數(shù)據(jù)輸出端口。
2.2 寄存器
S3C2410的LCD控制寄存器主要有：LCDCONl寄存器、LCDCON2寄存器、LCDCON3寄存器、LCDCON4寄存器、LCDCON5寄存器。這些寄存器的設(shè)置與顯示屏信息、控制時序和數(shù)據(jù)傳輸格式等密切相關(guān)，在設(shè)計中需要根據(jù)顯示設(shè)備的具體信息正確設(shè)置這些寄存器才能使S3C2410正?？刂乞?qū)動不同的顯示屏。
2．3 內(nèi)部結(jié)構(gòu)
S3C24lO的LCD控制器用來傳輸圖像數(shù)據(jù)并產(chǎn)生相應(yīng)的控制信號，由REGBANK(控制寄存器組)、LCDCDMA(專用DMA)、VIDPCS(視頻信號處理單元)、LPC3600和TIMEGEN(時序信號產(chǎn)生單元)組成，如圖1所示。其中REGBANK包含17個可編程寄存器和幾個256×16的調(diào)色板存儲器，用來配置LCD控制器并設(shè)置相應(yīng)的參數(shù)；而LCDCDMA提供了視頻信號的快速傳輸通道，自動通過系統(tǒng)總線從系統(tǒng)幀緩存中取出視頻數(shù)據(jù)并傳輸?shù)揭曨l信號處理單元；VIDPCS將專用DMA中取出的信號整形并提高驅(qū)動能力等處理后，輸出到外部數(shù)據(jù)端口VD[23：O]；TIMEGEN和LPC3600負責產(chǎn)生LCD所需要的控制時序。
3 VGA接口設(shè)計
利用高性能視頻D/A轉(zhuǎn)換芯片ADV7120將S3C12410自帶的LCD掃描式接口轉(zhuǎn)換為VGA接口，然后用帶有VGA接口的顯示器顯示。
3.1 ADV7120簡介
ADV7120是美國ADI公司生產(chǎn)的高速視頻數(shù)模轉(zhuǎn)換芯片，其像素掃描時鐘頻率有30MHz、50MHz、80MHz三個等級。ADV7120在單芯片上集成了3個獨立的8位高速D／A轉(zhuǎn)換器，可以分別處理紅、綠、藍視頻數(shù)據(jù)，特別適用于高分辨率模擬接口的顯示終端和要求高速D／A轉(zhuǎn)換的應(yīng)用系統(tǒng)。
ADV7120的輸入及控制信號非常簡單：3組8位的數(shù)字視頻數(shù)據(jù)輸入端，分別對應(yīng)RGB視頻數(shù)據(jù)，數(shù)據(jù)輸入端采用標準TTL電平接口；4條視頻控制信號線包括復合同步信號SYNC、消隱信號BLANK、白電平參考信號REF WHITE和像素時鐘信號CLOCK；外接一個1．23V數(shù)模轉(zhuǎn)換參考電壓源和1個輸出滿度調(diào)節(jié)。只有4條輸出信號線：模擬RGB信號采用高阻電流源輸出方式，可以直接驅(qū)動75Ω同軸傳輸線；同步參考電流輸出信號Isync用來在綠視頻模擬信號中編碼視頻同步信息。
3．2 原理圖設(shè)計
VGA接口的同步信號和LCD掃描式接口的同步信號是一致的。利用ADV7120可以方便地將S3C2410的LCD掃描式接口轉(zhuǎn)換成VGA接口，電路原理如圖2所示。
S3C2410處理器接口中的同步掃描信號HSYNC和VSYNC直接接到VGA接口，VDEN信號(顯示數(shù)據(jù)有效信號)則被用于控制ADV7120芯片。由于ADV7120對參考電平的要求精度很高，不能以電阻分壓電路代替。在此采用了l.2V電壓基準芯片AD589來產(chǎn)生參考電壓。該電路設(shè)計中需要注意的是，在PCB布板時要將模擬地和數(shù)字地分開。
4 S302410相關(guān)寄存器設(shè)置
以分辨率為640×480、刷新頻率為50 Hz、16位彩色顯示模式為例，根據(jù)圖3所示VGA接口同步信號時序，介紹S3C2410中LCDCONI～LCDCON5寄存器的設(shè)置。
4.1 LCDCONl寄存器
LINECNT：行計數(shù)器的狀態(tài)位。只讀，不用設(shè)置。
CLKVAL：確定VCLK頻率的參數(shù)。公式為VCLK=HCLK／[(CLKVAL+1)×2]，單位為Hz。筆者所用的硬件系統(tǒng)HCLK=100 MHz，640×480的顯示屏需要VCLK=20 MHz，故需設(shè)置CLKVAL=1。
MMODE：確定VM的改變速度。在此選擇MMODE=0，為每幀變化模式。
PNRMODE：確定掃描方式。選擇PNRMODE=0x3，為TFT LCD面板掃描模式。
BPPMODE：確定BPP(每像素位數(shù))模式。在此選擇BPPMODE=0xC，為TFT 16位模式。
ENVID：數(shù)據(jù)輸出和邏輯信號使能控制位。選擇ENVID=1，為允許數(shù)據(jù)輸出和邏輯控制。
4.2 LCDCON2寄存器
VBPD：確定幀同步信號和幀數(shù)據(jù)傳輸前的一段延遲時間，是幀數(shù)據(jù)傳輸前延遲時問和行同步時鐘間隔寬度的比值，如圖3，VBPD=t3／t6=1．02ms／31．77μs=32。
LINEVAL：確定顯示的垂直方向尺寸。公式：LINEVAL=YSIZE-1=479。
VFPD：確定幀數(shù)據(jù)傳輸完成后到下一幀同步信號到來的一段延遲時間，是幀數(shù)據(jù)傳輸后延遲時間和行同步時鐘間隔寬度的比值，如圖3，VFPD=t5/t6=0.35ms／31．77μs=11。
VSPW：確定幀同步時鐘脈沖寬度，是幀同步信號時鐘寬度和行同步時鐘間隔寬度的比值。如圖3，VSPW=t2／t6=0．06 ms／31．77μs=2。
4．3 LCDOON3寄存器
HBPD：確定行同步信號和行數(shù)據(jù)傳輸前的一段延遲時間，描述行數(shù)據(jù)傳輸前延遲時間內(nèi)VCLK脈沖個數(shù)，如圖3，VBPD=t7×VCLK=1．89μs×25MHz=47。
HOZAL：確定顯示的水平方向尺寸。公式HOZAL=XSIZE-1=639。
HFPD：確定行數(shù)據(jù)傳輸完成后到下一行同步信號到來的一段延遲時間，描述行數(shù)據(jù)傳輸后延遲時間內(nèi)VCLK脈沖個數(shù)，如圖3，HFPD=t9×VCLK=0．94μs×25MHz=24。
4．4 LCDCON4寄存器
HSPW：確定行同步時鐘脈沖寬度。描述行同步脈沖寬度時間內(nèi)VCLK脈沖個數(shù)，如圖3，HSPW=3．77μs×25MHz=94。
4．5 LCDCON5寄存器
VSTATUS：垂直方向狀態(tài)。只讀，不用設(shè)置。
HSTATUS：水平方向狀態(tài)。只讀，不用設(shè)置。
BPP24BL：確定顯示數(shù)據(jù)存儲格式。此處設(shè)置BPP24BL=0x0，為小端模式存放。
FRM565：確定16位數(shù)據(jù)輸出格式。此處設(shè)置FRM565=0xl，為5：6：5格式輸出。
INVVCLK：確定VCLK脈沖有效邊沿極性。根據(jù)屏幕信息確定，此處選擇INVVCLK=0xl，VCLK上升沿到來時數(shù)據(jù)傳輸開始。
INVVLINE：確定HSYNC脈沖的極性。由圖3可知，為負極性，設(shè)置INVVLINE=Ox1選擇負極性脈沖。
INVVFRAME：確定VSYNC脈沖的極性。由圖3可以看出，為負極性，故設(shè)置INVVFRAME=0xl選擇負極性脈沖。
INVVD：確定數(shù)據(jù)輸出的脈沖極性。根據(jù)屏幕信息確定，此處設(shè)置INVVD=0x0選擇正極性脈沖。
INVVDEN：確定VDEN信號極性。根據(jù)屏幕信息確定，此處設(shè)置INVVDEN=0x0為正極性脈沖。
INVPWREN：確定PWREN信號極性。根據(jù)屏幕信息確定，此處設(shè)置NVPWREN=0x0為正極性脈沖。
INVLEND：確定LEND信號極性。根據(jù)屏幕信息確定，此處設(shè)置INVLEND=0x0為正極性脈沖。
PWREN：PWREN信號輸出允許。設(shè)置PWREN=0xl，允許PWREN輸出。
ENLEND：LEND輸出信號允許。設(shè)置ENLEND=0xl，允許LEND輸出。
BSWP：字節(jié)交換控制位。根據(jù)各自需要設(shè)置，此處設(shè)置BSWP=0x0，禁止字節(jié)交換。
HWSWP：半字交換控制位。根據(jù)各自需要設(shè)置，此處設(shè)置HWSWP=0xl，使能半字節(jié)交換。
5 討論與總結(jié)
S3C2410處理器能夠驅(qū)動24位顏色模式的VGA接口，但當處理器數(shù)據(jù)總線負載過大時，顯示效果就不太理想。具體分析所需數(shù)據(jù)帶寬如下：
S3C2410處理器工作在640×480×60 Hz×24位(分辨率為640×480、刷新頻率為60 Hz、24位色彩)模式下的數(shù)據(jù)帶寬為：640×480×60×4／(1024×1024)=70．3MB／s(24位顏色實際占用32位數(shù)據(jù)量)，這些數(shù)據(jù)都需要利用DMA方式通過系統(tǒng)的數(shù)據(jù)總線從SDRAM中獲得。而S3C2410處理器在100 MHz的總線頻率下，32位內(nèi)存的峰值帶寬是100×32／8=400 MB／s，實際帶寬也就100～200 MB／s。那么70．3 MB／s的顯示數(shù)據(jù)對于S3C2410處理器過于沉重了，顯示器的屏幕經(jīng)常會出現(xiàn)短暫的黑屏。這是因為系統(tǒng)總線太忙，LCD扣描式接口的數(shù)據(jù)跟不上，掃描時鐘的頻率暫時變慢導致CRT顯示器的同步信號不符合規(guī)范所致。若用16位顏色模式，則數(shù)據(jù)帶寬減為640×480×60×2／(1024×1024)=35.2MB／s。實際測試中，工作在16位顏色模式下，可以正常顯示60 Hz下的640×480的VGA圖形。
綜上分析，如果要支持高分辨率和高刷新率的顯示，需要比較大的數(shù)據(jù)帶寬，對處理器的頻率和總線頻率要求較高。目前的嵌入式處理器在這些方面有很大的限制，不過本設(shè)計可以完全支持16位色彩下640×480×60 Hz顯示模式的CRT顯示，并且如果采用LCD作為顯示界面，LCD對刷新率的要求和CRT顯示器不同，LCD可以在刷新率為30 Hz的情況下正常顯示。本設(shè)計對解決基于ARM的嵌入式系統(tǒng)中大屏幕顯示方面的問題有很大的實用價值和借鑒意義。
下載文檔
