基于閃存的星載大容量存儲(chǔ)器的研究和實(shí)現(xiàn)

   摘要：就閃存應(yīng)用于星載大容量存儲(chǔ)器時(shí)的寫入速度慢、存在無效塊等關(guān)鍵問題探討了可行性解決方案，并在方案討論的基礎(chǔ)上論述了一個(gè)基于閃存的大容量存儲(chǔ)器的演示樣機(jī)的實(shí)現(xiàn)。

  無效塊空間飛行器的數(shù)據(jù)記錄設(shè)備是衛(wèi)星上的關(guān)鍵設(shè)備之一。自２０世紀(jì)９０年代初起，各航天大國開始研制固態(tài)記錄器（Ｓｏｌｉｄ Ｓｔａｔｅ Ｒｅｃｏｒｄｅｒ，簡稱ＳＳＲ）。由于ＳＳＲ使用半導(dǎo)體存儲(chǔ)芯片作為存儲(chǔ)介質(zhì)，所以其存儲(chǔ)密度高、無轉(zhuǎn)動(dòng)部件、可靠性高、體積小、重量輕，因而逐漸成為空間飛行器的數(shù)據(jù)記錄器的主流方案。閃速存儲(chǔ)器（簡稱閃存）作為一種新興的半導(dǎo)體存儲(chǔ)器件，以其獨(dú)有的特點(diǎn)得到了迅猛的發(fā)展，其主要特點(diǎn)有：（１）具有非易失性，掉電時(shí)數(shù)據(jù)不丟失，可靠性高；（２）功耗小，不加電的情況下可長期保持?jǐn)?shù)據(jù)信息；（３）壽命長，可以在在線工作情況下進(jìn)行寫入和擦除，標(biāo)準(zhǔn)擦寫次數(shù)可達(dá)十萬次；（４）密度大、成本低，存儲(chǔ)單元由一個(gè)晶體管構(gòu)成，具有很高的容量密度，且價(jià)格也在不斷降低；（５）適應(yīng)惡劣的空間環(huán)境，具有抗震動(dòng)、抗沖擊、溫度適應(yīng)范圍寬等特點(diǎn)。由于閃存的這些特點(diǎn)，使它受到了航天領(lǐng)域研究人員的關(guān)注。２０世紀(jì)９０年代中期，Ｆｉｒｅｃｈｉｌｄ公司就曾為Ｆ－１６偵察星成功設(shè)計(jì)了ＳＳＲ?２?，使用的主要存儲(chǔ)芯片就是閃存；國內(nèi)的ＦＹ－２衛(wèi)星也曾采用閃存作為該星的固態(tài)存儲(chǔ)器的存儲(chǔ)介質(zhì)。雖然有這些成功的應(yīng)用案例，但是閃存也存在一些明顯的缺點(diǎn)，如寫入速度較慢、使用過程中會(huì)出現(xiàn)無效塊等。本文將探討如何解決和突破這些缺點(diǎn)，并依此給出一個(gè)具體的系統(tǒng)實(shí)現(xiàn)方案。

１ 閃存構(gòu)成星載大容量存儲(chǔ)器的關(guān)鍵問題

１．１ 寫入速度問題

目前閃存有多種技術(shù)架構(gòu)，其中以ＮＯＲ技術(shù)和ＮＡＮＤ技術(shù)為主流技術(shù)?３?。ＮＯＲ型閃存是隨機(jī)存取的設(shè)備，適用于代碼存儲(chǔ)；ＮＡＮＤ型閃存是線性存取的設(shè)備，適用于大容量數(shù)據(jù)存儲(chǔ)?４?。ＮＡＮＤ型閃存有一定的工業(yè)標(biāo)準(zhǔn)，具有一些統(tǒng)一的特點(diǎn)，現(xiàn)以三星公司的Ｋ９Ｋ１Ｇ０８Ｕ０Ｍ型芯片為例進(jìn)行介紹。該芯片容量為１Ｇｂｉｔ，由８１９２個(gè)塊組成，每塊又由３２個(gè)頁組成，一頁有（５１２＋１６）×８ｂｉｔ，該片的８位Ｉ／Ｏ總線是命令、地址、數(shù)據(jù)復(fù)用的。讀寫操作均以頁為單位，擦除操作則以塊為單位，寫入每頁的典型時(shí)間為２００μｓ?４?，平均每寫一個(gè)字節(jié)約需４００ｎｓ，即約２０Ｍｂ／ｓ。這樣的寫入（編程）速度對于要求高速的應(yīng)用場合來講是難以滿足的，因此必須采取一定的技術(shù)措施。

１．１．１ 并行總線技術(shù)

并行總線技術(shù)亦稱寬帶總線技術(shù)，即通過拓寬數(shù)據(jù)總線的帶寬實(shí)現(xiàn)數(shù)據(jù)宏觀上的并行操作。比如，由四片Ｋ９Ｋ１Ｇ０８Ｕ０Ｍ型閃存芯片組成一個(gè)３２位寬的閃存子模塊，它們共用相同的控制信號(hào)，包括片選信號(hào)、讀寫信號(hào)、芯片內(nèi)部地址等。子模塊總是被看做一個(gè)整體而進(jìn)行相同的操作，只是數(shù)據(jù)加載的時(shí)候是不同的數(shù)據(jù)。這樣，數(shù)據(jù)量將是使用單獨(dú)一塊芯片時(shí)的４倍，所以理論上速度也將是非并行時(shí)的４倍。

１．１．２ 流水線技術(shù)

借鑒現(xiàn)今高性能計(jì)算機(jī)中的流水線操作原理，可在時(shí)間片上實(shí)現(xiàn)微觀并行。針對閃存的寫入速度慢的問題，可以對其進(jìn)行流水處理。Ｋ９Ｋ１Ｇ０８Ｕ０Ｍ型閃存的寫入操作可分為三個(gè)步驟：（１）加載操作，即完成命令、地址和數(shù)據(jù)的載入工作；（２）自動(dòng)編程操作，即由閃存芯片自動(dòng)完成編程操作，將載入到頁寄存器的數(shù)據(jù)寫到內(nèi)部存儲(chǔ)單元的；（３）檢測操作，即在自動(dòng)編程結(jié)束后檢測寫入的數(shù)據(jù)是否正確。如果不正確，需要重新編程；如果正確，繼續(xù)下一步的操作。寫流水原理圖如圖１所示。由圖１可以看到，流水線運(yùn)行起來后，在任一時(shí)間片上總有若干小操作在同時(shí)進(jìn)行，即在時(shí)間片上實(shí)現(xiàn)了復(fù)用，因此從整體上看速度將會(huì)提高。

１．２ 無效塊的管理

三星閃存芯片在使用過程中會(huì)出現(xiàn)無效塊。無效塊是指一個(gè)塊中存在一個(gè)或多個(gè)無效位，其可靠性不能得到保證，必須加以標(biāo)識(shí)和旁路（當(dāng)然無效塊不會(huì)影響到其它塊的有效性）?４?并進(jìn)行數(shù)據(jù)備份。為了對無效塊實(shí)現(xiàn)管理，可以建立一張無效塊到冗余區(qū)有效塊的映射表。映射表結(jié)構(gòu)如圖２所示。映射原理如下： 開始是一張初始無效塊映射表，這張表可以根據(jù)三星公司技術(shù)手冊給出的算法建立起來。按照圖示的映射數(shù)據(jù)結(jié)構(gòu)對整個(gè)存儲(chǔ)區(qū)進(jìn)行編號(hào)，并根據(jù)這個(gè)編號(hào)對映射表進(jìn)行排序。進(jìn)行寫操作時(shí)，按照上述的映射結(jié)構(gòu)將寫地址與映射表進(jìn)行比較，比較到塊級(jí)即可。如果是無效塊，將待寫入的數(shù)據(jù)寫到被映射到的塊；如果不是，則直接寫入該塊。如果在寫某塊的某頁時(shí)出現(xiàn)編程錯(cuò)誤，則將該塊添加進(jìn)無效塊映射表（當(dāng)編程出錯(cuò)時(shí)就表明出錯(cuò)頁對應(yīng)的塊無效），同時(shí)從該出錯(cuò)頁開始，將該塊后面的頁數(shù)據(jù)都寫入到對應(yīng)的映射塊。這樣，在數(shù)據(jù)讀出時(shí)，可將讀地址與映射表比較，并且需要比較到頁級(jí)以確定每一頁的確切存放位置。如果該頁編程正確，則直接讀出；如果錯(cuò)誤，則到被映射的塊的對應(yīng)頁讀數(shù)據(jù)，并且該頁之后的頁也從被映射塊中讀數(shù)據(jù)。根據(jù)三星的技術(shù)資料，對無效塊進(jìn)行讀操作是允許的，即對于編程出錯(cuò)頁前面的那些編程正確的頁是可以正確讀出的，而對無效塊進(jìn)行編程和擦除的操作是不推薦的，因?yàn)橛袝r(shí)這些操作會(huì)使鄰近的塊也失效?４?。所以讀操作要查找到每一頁的對應(yīng)存放位置，而寫操作只要查找到塊就行。查找時(shí)采用二分查找算法。擦除完后，將擦除出錯(cuò)的塊也添加進(jìn)無效塊映射表。無效塊映射表需要不斷維護(hù)和更新。

２ 閃存構(gòu)成星載大容量存儲(chǔ)器的系統(tǒng)實(shí)現(xiàn)方案２．１ 系統(tǒng)的組成

該實(shí)現(xiàn)方案將上述關(guān)鍵問題的解決方法融合進(jìn)來，系統(tǒng)由存儲(chǔ)區(qū)模塊、接口模塊、數(shù)據(jù)緩沖模塊及主控模塊四部分組成，系統(tǒng)原理圖如圖３所示。

２．１．１ 存儲(chǔ)區(qū)模塊

為了實(shí)現(xiàn)并行和流水技術(shù)，整個(gè)存儲(chǔ)區(qū)模塊按如下方式構(gòu)成：由４片Ｋ９Ｋ１Ｇ０８Ｕ０Ｍ型三星閃存芯片組成一個(gè)子模塊，８個(gè)子模塊組成８級(jí)流水的大模塊，而這個(gè)大模塊即是整個(gè)存儲(chǔ)區(qū)，其總?cè)萘繛椋常玻牵猓椋簟o效塊備份的冗余區(qū)可以設(shè)在每個(gè)子模塊內(nèi)部，即從子模塊的每塊芯片中預(yù)留出一部分空間。這種模塊化管理的方式既便于系統(tǒng)擴(kuò)展，又可以在不影響系統(tǒng)正常工作的情況下旁路已損壞的存儲(chǔ)塊。

２．１．２ 接口模塊

系統(tǒng)與外部的接口有兩個(gè)。一是與ＣＰＵ的接口，主要完成系統(tǒng)的初始化、外部命令和地址的輸入以及內(nèi)部狀態(tài)參數(shù)的輸出，同時(shí)ＣＰＵ 還要對存儲(chǔ)區(qū)完成管理：無效塊的管理、地址的譯碼和映射等；二是與外部高速數(shù)據(jù)源的接口，主要完成外部高速數(shù)據(jù)的接收和發(fā)送。這里選用了１３９４高速總線作為數(shù)據(jù)源總線。

２．１．３ 數(shù)據(jù)緩沖模塊

這一模塊包括數(shù)據(jù)輸入ＦＩＦＯ、數(shù)據(jù)輸出ＦＩＦＯ和一個(gè)作為數(shù)據(jù)備份的ＳＲＡＭ。由于閃存的寫入速度比較慢，如果沒有數(shù)據(jù)緩沖區(qū)，外部的高速數(shù)據(jù)很有可能會(huì)丟失，而且數(shù)據(jù)回放時(shí)也需要一個(gè)緩沖區(qū)使內(nèi)外的數(shù)據(jù)率匹配?？紤]到編程出錯(cuò)時(shí)需要重新加載數(shù)據(jù)，按照流水線的工作方式，如果不進(jìn)行數(shù)據(jù)備份，可能會(huì)出現(xiàn)出錯(cuò)時(shí)的數(shù)據(jù)丟失，因此選用了一個(gè)ＳＲＡＭ進(jìn)行數(shù)據(jù)備份。當(dāng)將輸入ＦＩＦＯ的數(shù)據(jù)寫入ＦＬＡＳＨ時(shí)，同時(shí)也將數(shù)據(jù)寫入到ＳＲＡＭ進(jìn)行備份；當(dāng)需要重新編程時(shí)，再從ＳＲＡＭ中將相應(yīng)的備份數(shù)據(jù)重新寫入ＦＬＡＳＨ。

２．１．４ 主控模塊

這一模塊完成整個(gè)存儲(chǔ)器系統(tǒng)的內(nèi)部控制，是核心控制機(jī)構(gòu)，連接著存儲(chǔ)區(qū)、數(shù)據(jù)緩沖以及外部接口三個(gè)模塊，完成它們之間的數(shù)據(jù)、命令、地址、狀態(tài)的相互傳遞、轉(zhuǎn)換和處理。主控模塊又分為三個(gè)子模塊，即存儲(chǔ)區(qū)控制子模塊、存儲(chǔ)區(qū)數(shù)據(jù)子模塊和１３９４接口控制子模塊，分別由三片ＦＰＧＡ(現(xiàn)場可編程邏輯陣列)完成。

３ 系統(tǒng)的基本工作原理下面以閃存的寫（編程）操作為線索，闡述系統(tǒng)的基本工作原理。

３．１ 寫操作的準(zhǔn)備和啟動(dòng)

１３９４高速總線上的串行數(shù)據(jù)通過一定的接口芯片變換成并行數(shù)據(jù)。當(dāng)大容量存儲(chǔ)器接收到外部１３９４高速總線上的數(shù)據(jù)存儲(chǔ)握手信號(hào)時(shí)，１３９４接口控制子模塊利用握手信號(hào)產(chǎn)生一定的時(shí)鐘和控制信號(hào)，控制高速數(shù)據(jù)緩存入３２位的輸入ＦＩＦＯ。當(dāng)輸入ＦＩＦＯ的存儲(chǔ)量達(dá)到一次８級(jí)流水運(yùn)行的數(shù)據(jù)量時(shí)，就向ＣＰＵ發(fā)出中斷，申請寫操作啟動(dòng)。

３．２ 寫流水操作的加載和自動(dòng)編程

存儲(chǔ)區(qū)的尋址采用內(nèi)存尋址方式，即為ＦＬＡＳＨ存儲(chǔ)區(qū)分配一段內(nèi)存空間，ＣＰＵ象訪問內(nèi)存一樣對其進(jìn)行尋址，大小為２Ｍ，共２１根地址線，其中高３位是子模塊選擇，選擇８級(jí)流水中的某一級(jí)；低１８位是子模塊的每塊芯片的頁（行）地址。對于芯片內(nèi)的列地址，由于向每一頁寫入數(shù)據(jù)時(shí)，總是從頁的起始處開始寫，即列地址（頁內(nèi)編程起始地址）是固定的，因此可以直接由ＦＰＧＡ給出。當(dāng)ＣＰＵ接收到寫操作啟動(dòng)的中斷申請時(shí)，給出寫操作命令，并進(jìn)行地址譯碼。存儲(chǔ)區(qū)控制子模塊將ＣＰＵ給出的命令和地址經(jīng)過一定的邏輯轉(zhuǎn)換成片選、命令、地址及控制信號(hào)，依次對８級(jí)存儲(chǔ)子模塊進(jìn)行片選并完成各級(jí)命令和內(nèi)部地址的加載工作。然后再由存儲(chǔ)區(qū)控制子模塊產(chǎn)生一定的控制信號(hào)，控制輸入ＦＩＦＯ啟動(dòng)對８級(jí)存儲(chǔ)子模塊的數(shù)據(jù)加載工作：首先對第一級(jí)進(jìn)行片選，數(shù)據(jù)流由輸入ＦＩＦＯ經(jīng)存儲(chǔ)區(qū)數(shù)據(jù)子模塊驅(qū)動(dòng)后輸入第一級(jí)存儲(chǔ)子模塊，經(jīng)過５１２個(gè)寫周期后（頁有效數(shù)據(jù)），完成對四片并行的ＦＬＡＳＨ芯片的頁加載，加載完成后由存儲(chǔ)區(qū)控制子模塊給出自動(dòng)編程的起始指令１０Ｈ，第一級(jí)子模塊的四片芯片就開始將加載到頁寄存器的數(shù)據(jù)寫入到芯片內(nèi)部，進(jìn)行自動(dòng)編程工作。頁編程操作時(shí)序圖如圖４所示，這時(shí)它們的片選可以無效。然后使第二級(jí)片選信號(hào)有效，開始對第二級(jí)進(jìn)行數(shù)據(jù)加載。依次下去，完成８級(jí)存儲(chǔ)子模塊的數(shù)據(jù)加載。

３．３ 檢驗(yàn)寫流水操作是否成功

第一級(jí)存儲(chǔ)子模塊在完成了數(shù)據(jù)加載后開始自動(dòng)編程，待到８級(jí)的數(shù)據(jù)加載都完成后，其自動(dòng)編程已接近尾聲。此時(shí)不斷檢測該級(jí)四片芯片的忙／閑端口，一旦它們都處于“閑”狀態(tài)時(shí)，說明自動(dòng)編程都已經(jīng)結(jié)束。這時(shí)由存儲(chǔ)區(qū)控制子模塊的控制邏輯產(chǎn)生片選信號(hào)，選通第一級(jí)存儲(chǔ)子模塊并發(fā)讀狀態(tài)命令７０Ｈ，通過采樣四片芯片的Ｉ／Ｏ端口的“０”狀態(tài)來檢測編程是否成功，并將檢測結(jié)果鎖存進(jìn)ＦＰＧＡ內(nèi)部的寄存器；然后按同樣的方式對第二級(jí)存儲(chǔ)子模塊進(jìn)行檢測，依次下去，直到“記錄”下８級(jí)存儲(chǔ)子模塊的編程成功與否的狀態(tài)信息后，向ＣＰＵ申請中斷并將這些狀態(tài)值返回給ＣＰＵ。ＣＰＵ則根據(jù)這些狀態(tài)值更新無效塊映射表，并將無效塊映射到冗余區(qū)，對編程出錯(cuò)的存儲(chǔ)子模塊重新編程。重新編程與正常編程的工作原理是一致的? 只不過數(shù)據(jù)是由ＳＲＡＭ輸出給ＦＬＡＳＨ，且不能進(jìn)行流水操作。

4 采用并行及流水技術(shù)后速率的估算根據(jù)上述實(shí)現(xiàn)方案以及三星閃存芯片的時(shí)序和各項(xiàng)性能指標(biāo)參數(shù)，可以對采用四片并行和８級(jí)流水技術(shù)后的寫速率做一個(gè)理論上的大致估算，整個(gè)流水操作完成所需的時(shí)間應(yīng)以最后一級(jí)流水完成的時(shí)間為準(zhǔn)。估算方法如下：令ＦＬＡＳＨ芯片中一頁的數(shù)據(jù)量為ａ? 并行操作的芯片數(shù)為ｂ? 流水的總級(jí)數(shù)為ｃ，命令、地址和數(shù)據(jù)的加載時(shí)間為ｄ? 芯片自動(dòng)編程時(shí)間為ｅ，檢測時(shí)間為ｆ，需重新編程的級(jí)數(shù)為ｇ，正常寫速率為Ｓ１，重新寫入時(shí)的寫速率為Ｓ２，則：

Ｓ１＝（a×b×c）/（d×c e f）

Ｓ２＝（a×b×c）/[(d×c e f) (d e f)×g]

采用并行和流水技術(shù)前后的寫速率比較如表１所示?？梢钥闯觯捎迷摲桨负蟮乃俾瘦^采用前有了大幅度的提高。即使考慮到硬軟件的延遲及其它一些因素，這個(gè)速率的提升仍然是可觀的，說明這個(gè)設(shè)計(jì)方案是可行的。

表1 采用并行和流水技術(shù)前后的寫速率比較

（寫入）正常情況

重新寫入

編程典型時(shí)間200μs

編程最大時(shí)間500μs

編程典型時(shí)間200μs

編程最大時(shí)間500μs

采用前

18.11Mbps

7.78Mbps

9.05Mbps

3.89Mbps

采用后

320.80Mbps

184.98Mbps

206.48Mbps

106.15Mbps

  隨著空間技術(shù)的不斷進(jìn)步，要求空間飛行器上的大容量存儲(chǔ)器件朝著更大容量、更高速度、更低功耗、更小的重量和體積、更合理有效的存儲(chǔ)區(qū)管理以及更高可靠性的方向發(fā)展。從商業(yè)領(lǐng)域發(fā)展而來的閃存，存儲(chǔ)密度大、功耗小、可靠性高、體積小、重量輕且成本也在不斷降低。對于其寫入速度慢及存在無效塊等主要缺點(diǎn)，可以通過其自身工藝技術(shù)的不斷發(fā)展及融合其它領(lǐng)域的思想和技術(shù)，如本文所述的并行技術(shù)、流水線技術(shù)等得到解決，因而有著良好的應(yīng)用前景。