一種高性能Class D音頻放大器PWM控制的設(shè)計(jì)

摘要：文中設(shè)計(jì)了一種應(yīng)用于Class D音頻放大器中高性能PWM控制。該控制能夠在較寬的電源電壓范圍內(nèi)，使調(diào)制鋸齒波的輸入電平及音頻輸入信號(hào)經(jīng)過前置放大后的共模電平跟隨電源電壓的變化而變化。共模電平經(jīng)過PWM比較器得到占空比隨輸入信號(hào)變化的控制信號(hào)，從而提高系統(tǒng)的輸出功率。仿真結(jié)果顯示，當(dāng)電源電壓在2．4～5 V范圍變化時(shí)，音頻信號(hào)和調(diào)制鋸齒波的共模電平偏差在2 mV以內(nèi)，同時(shí)鋸齒波的幅度也隨著電源電壓的升高而升高，顯示了良好的線性跟隨性。
關(guān)鍵詞：自適應(yīng)；電平位移；Class D

    音樂手機(jī)和iPad等便攜式音樂設(shè)備對(duì)音頻放大器要求高保真音質(zhì)的同時(shí)，對(duì)放大器效率也提出了越來越嚴(yán)格的要求。D類放大器的實(shí)際效率可以達(dá)到90％以上，而且體積更小，因此代表了未來音頻放大器的發(fā)展方向。同時(shí)D類放大器要求能工作在寬輸入電源電壓范圍內(nèi)，以增強(qiáng)D類放大器的通用性。其中PWM比較器是將輸入音頻信號(hào)(通常以正弦信號(hào)表示)與三角波或鋸齒波信號(hào)進(jìn)行比較，得到占空比跟隨輸入音頻信號(hào)的PWM信號(hào)傳統(tǒng)PWM控制方式是鋸齒波信號(hào)的幅度范圍保持固定不變。為在高電源電壓時(shí)高輸出功率而設(shè)置合適的鋸齒波幅度，在低電源電壓下會(huì)出現(xiàn)削波失真而無法正常工作。本文針對(duì)這個(gè)問題，提出了一種高性能PWM控制方式。將鋸齒波信號(hào)的共模電平設(shè)計(jì)成跟隨電源電壓的變化，這樣隨著電源的升高，音頻信號(hào)的幅度也可以隨之拓寬，因此在低電源電壓和高電源電壓時(shí)都可以獲得很高的輸出功率，但是輸入音頻信號(hào)經(jīng)過前置放大后共模電平會(huì)在基準(zhǔn)電壓電平VREF上，無法直接與鋸齒波電平進(jìn)行比較，這就需要位移電路將音頻信號(hào)和鋸齒波信號(hào)的共模電平位移到同一個(gè)參考電平上。本文所提出的方案主要包括了鋸齒波產(chǎn)生電路和電平位移電路。

1 電路架構(gòu)分析和設(shè)計(jì)
    本文所提出的電路結(jié)構(gòu)主要包括，鋸齒波產(chǎn)生電路和電平位移電路。鋸齒波產(chǎn)生電路產(chǎn)生一個(gè)幅值隨輸入電源VDD變化的鋸齒波信號(hào)VSW，同時(shí)產(chǎn)生VDD的分壓信號(hào)VD，輸入到電平位移電路。電平位移電路是將VREF和VD進(jìn)行線性疊加，使位移后音頻信號(hào)VOUT的共模電平能反映電源電壓的變化，VOUT和VSW的共模點(diǎn)在同一參號(hào)電平上，達(dá)到VREF自適應(yīng)電源電壓變化位移到VSW共模電平的目的。
1．1 鋸齒波產(chǎn)生電路
    如下圖(1)為鋸齒波產(chǎn)生電路圖。

    鋸齒波產(chǎn)生電路包括運(yùn)放鉗位模塊OSC_OPA，電平比較器模塊OSC_COMP和充放電模塊。OSC_COMP模塊是三端比較器，作用是將VSW電壓與上閾值電平Vp和下閾值電平Vn比較，將其限定在Vp和Vn之間。如圖1所示，R1、R2、R3和R4對(duì)輸入電源分壓得到上閾值電平Vp、下閾值電平Vn和電平VD，其中：

    IR5作為初始電流通過電流鏡，給電容C0、C1提供充電電流，同時(shí)給OSC_OPA模塊和OSC_COMP提供偏置電流。流過MOS管M10的初始充電電流為：
                
    電容C0充放電過程。首先忽略掉C1和M18。初始狀態(tài)下，電容上沒有電荷，電壓為零，即VSW為地電平，與Vp和Vn比較后小于Vp和Vn，那么OSC_COMP輸出SW2=‘0’，關(guān)斷M19，對(duì)電容C0恒流充電，當(dāng)VSW大于Vp電平時(shí)，比較器OSC_COMP輸出翻轉(zhuǎn)，SW2=‘1’，開啟M19，將電容C0上的電荷通過小電阻R6快速放掉，直到VSW點(diǎn)電壓降到低于Vn時(shí)，SW2=‘0’，再次給電容C0充電。從第二周期開始，電容C0充電初始電壓變?yōu)閂n，而不是地電平，如此循環(huán)反復(fù)，就輸出一個(gè)幅值介于電平Vp和Vn之間的鋸齒波。但是在M19開啟將電容C0的電荷放掉時(shí)，C0上一部分電荷會(huì)用來抵消M19的溝道電荷，那么VSW就會(huì)瞬時(shí)下降而產(chǎn)生一個(gè)電壓毛刺，C0上的電荷很可能放到Vn以下甚至地電位，對(duì)后面PWM的比較產(chǎn)生不利影響。為了消除這個(gè)毛刺，在電容C0并聯(lián)一個(gè)小電容C1，給C0充電的同時(shí)也給C1充電，當(dāng)C0放電時(shí)，比較器輸出SW1為低電平，關(guān)斷M18，那么C1上的電荷會(huì)轉(zhuǎn)移到M19的溝道電容上，從而消除毛刺。同時(shí)在設(shè)計(jì)時(shí)，可以設(shè)置電阻R6偏大阻值，減緩鋸齒波的放電過程。
    根據(jù)前面的公式推導(dǎo)，可以推出其頻率公式。假設(shè)充電時(shí)間T，則有

1．2 電平位移電路
    電平位移電路的思想是將共模電平VREF和VD以一定線性比例疊加，式(2)、(4)顯示出VD與輸入電源VDD成正比，同時(shí)與鋸齒波VSW的幅值成正比，從而疊加后VREF會(huì)跟隨VDD的變化位移到VSW的共模電平上。實(shí)際電路如圖2所示。

    其中V1是輸入音頻信號(hào)經(jīng)過前置放大后的信號(hào)，其共模電平等于VREF。其中兩個(gè)虛線框中的電路可以等效為圖3和圖4所示。首先由A、B模塊產(chǎn)生一股受VD控制不隨電源電壓VDD而改變的電流Iout，然后流過與V1相連的電阻0．5Rs疊加到VREF上。下面對(duì)Iout的電流產(chǎn)生做詳細(xì)分析。

    其中A、B兩模塊中PMOS的電流鏡，鏡像比例均為1：1。圖3中在a點(diǎn)可列出等式
    VGS14+IDRS=|VGS15|+VD         (9)
    圖3中Ib為靜態(tài)偏置電流，ID為輸出到B模塊中的電流。在圖4中b點(diǎn)可得
   
    式(10)中，Ib1為靜態(tài)偏置電流，鏡像電流源IB的電流。VREF是由VREF決定的電壓，Iout是從B模塊輸出的電流信號(hào)，它決定了VREF共模點(diǎn)的移動(dòng)量。
    若適當(dāng)調(diào)整電路的靜態(tài)偏置，使MOS管M9與M14、M5和M15的過驅(qū)動(dòng)電壓Vov相等，而且近似認(rèn)為M9與M14、M1和M15的閾值電壓相等，式(9)和式(10)可以寫為

    從式(18)中可以看到，VOUT是VREF和VDD的線性疊加。只要根據(jù)式(18)，合理設(shè)置電阻比例和偏置電流IB就可以得到跟隨VDD變化的VOUT，達(dá)到自適應(yīng)電源電壓變化的效果。
    下面從小信號(hào)角度重新驗(yàn)證。假設(shè)A模塊的輸入VD到輸出VOUT的增益記為
    Av=GmROUT              (19)
    Gm由A模塊中的帶源極負(fù)反饋的共源極放大器決定，忽略溝道長度調(diào)制效應(yīng)

    與式(18)結(jié)論一樣，小信號(hào)增益為0．5，顯示出VOUT在電源電壓變化時(shí)始終能夠跟隨鋸齒波的中間電平。

3 仿真結(jié)果和分析
    采用UMC 0．6μmBCD工藝，在Cadence工作環(huán)境下，通過H-spice對(duì)電路性能進(jìn)行了仿真。
    首先對(duì)比三種不同電源電壓VDD=2．4 V、3．3 V和5 V下鋸齒波產(chǎn)生電路產(chǎn)生的鋸齒波信號(hào)VSW的幅度和周期特性。根據(jù)式(8)知，鋸齒波的頻率與VDD無關(guān)。而據(jù)式(4)知鋸齒波的幅度與VDD成正比。如圖5所示，三種電源電壓下鋸齒波的頻率均為1．065 MHz，幅度分別為1．051 V，1．443 V和2．187 V，正好與三個(gè)電源電壓成線性關(guān)系。圖中鋸齒波的下閾值電平都接近于地，是因?yàn)樵O(shè)置R4的阻值遠(yuǎn)小于R1、R2和R3，使VSW的輸出幅值落在后級(jí)PWM比較器的共模輸入范圍之內(nèi)。

    圖6顯示了加入電容C1前后，鋸齒波信號(hào)毛刺消除的效果圖。圖6上波形無電容C1的情況，圖6下則加入了C1。可以看到由于M19的瞬間開啟導(dǎo)致的VSW的電壓毛刺被明顯削弱，已經(jīng)被消除掉。

    分別在電源電壓VDD=2．4 V、3.3 V和5 V情況下對(duì)本文所設(shè)計(jì)整體電路做了驗(yàn)證。設(shè)定三種情況下VREF=1．24 V。其中實(shí)線為圖2中VSW，虛線為VREF移位后的電平VOUT。仿真波形如圖7所示。

    當(dāng)VDD=2．4 V時(shí)，測(cè)出來VOUT=1．11 V，VSW的平均值為1．108 V；當(dāng)VDD=3.3 V時(shí)，測(cè)出來VOUT=0．784V，VSW的平均值為0．783 V；當(dāng)VDD=5．0 V時(shí)，測(cè)出來VOUT=0．636 V，VSW的平均值為0．636 V。仿真結(jié)果顯示輸入電源在2．4～5 V之間變化時(shí)，VOUT和VSW的平均值最多相差2 mV，顯示出位移后的VREF能夠很好地跟隨鋸齒波的共模電平。

4 結(jié)束語
    本文設(shè)計(jì)一種高性能PWM控制方式，應(yīng)用在Class D音頻放大器中，在很寬的電源電壓范圍內(nèi)實(shí)現(xiàn)很大的輸出功率。所設(shè)計(jì)的電路結(jié)構(gòu)使調(diào)制鋸齒波的幅度與電源電壓成正比關(guān)系，然后將輸入音頻信號(hào)前置放大后的共模電平從原來的VREF位移到調(diào)制鋸齒波的共模電平上，就實(shí)現(xiàn)了拓寬音頻輸入幅度范圍的目的。仿真結(jié)果顯示，當(dāng)電源電壓從2．4 V變換到5 V時(shí)，鋸齒波信號(hào)幅度始終跟隨電源的變化，而且輸入到PWM比較器的兩個(gè)信號(hào)調(diào)制鋸齒波和音頻信號(hào)的共模電平之間的偏差儀在2 mV以內(nèi)，達(dá)到了預(yù)期設(shè)計(jì)的目標(biāo)。