UHF RFID系統(tǒng)讀寫器控制處理模塊硬件設計綜述

時間：2015-09-16 11:59:12

關鍵字： UHF 控制讀寫器硬件設計

手機看文章

掃描二維碼
隨時隨地手機看文章

[導讀]控制處理模塊是UHF RFID讀寫器電路的一個重要組成部分，該模塊電路的設計及實現(xiàn)是當前UHFRFID系統(tǒng)一個研究的熱點?；诖?，對UHF RFID系統(tǒng)讀寫器的控制處理模塊電路的組成結構、實現(xiàn)方式，特別是微處理器的選用進行了比較分析和綜述，指出了基于SOPC設計理念、NiosⅡ嵌入式軟核處理器的控制處理模塊設計符合電子系統(tǒng)設計的發(fā)展潮流和趨勢，具有市面上其它設計方案不可比擬的優(yōu)勢。

摘要：控制處理模塊是UHF RFID讀寫器電路的一個重要組成部分，該模塊電路的設計及實現(xiàn)是當前UHFRFID系統(tǒng)一個研究的熱點?；诖?，對UHF RFID系統(tǒng)讀寫器的控制處理模塊電路的組成結構、實現(xiàn)方式，特別是微處理器的選用進行了比較分析和綜述，指出了基于SOPC設計理念、NiosⅡ嵌入式軟核處理器的控制處理模塊設計符合電子系統(tǒng)設計的發(fā)展潮流和趨勢，具有市面上其它設計方案不可比擬的優(yōu)勢。

UHF RFID系統(tǒng)讀寫器硬件電路主要由控制處理模塊及其外圍電路、射頻收發(fā)模塊及天線組成，其中控制處理模塊和射頻收發(fā)模塊是讀寫器硬件系統(tǒng)的核心?？刂铺幚砟K又可分為基帶處理單元和控制單元，目前國內市面上的UHF RFID系統(tǒng)讀寫器控制處理模塊硬件的主流設計方案是以ASIC(專用集成電路)組件、微處理器來實現(xiàn)。

1 控制處理模塊的硬件設計

UHF RFID系統(tǒng)讀寫器的控制處理模塊主要完成對射頻收發(fā)模塊的控制，實現(xiàn)對高頻信號的配置、編碼、解碼、校驗、防碰撞、協(xié)議控制，承擔讀寫器與外部設備或主機之間的應用接口等功能。目前，一是在同一片高集成度、高性能單片機、ARM、DSP或FPGA中實現(xiàn)控制處理模塊的控制單元與基帶處理單元，完成相關功能，其次是將控制單元與基帶處理單元分離，采用單片機+單片機、單片機+DSP、單片機+FPGA、DSP+FPGA、ARM+FPGA等多控制器結構的實現(xiàn)方法，前者實現(xiàn)控制單元的協(xié)議解析、防碰撞等，后者實現(xiàn)基帶處理單元的編碼、解碼、濾波、校驗等，這些基于高端微處理器的讀寫器占據(jù)了市場的主要份額。

1.1 控制單元與基帶處理單元結合在一起實現(xiàn)控制處理模塊

此時，微處理器的選擇至關重要，要求有相對高的速度、比較高的穩(wěn)定性和豐富的I/O設備端口，而且還要有相對低的功耗。

1.1.1 采用單片機

目前單片機常用的有MCS-51系列、PIC系列等器件，以8位、16位為主，一般沒有操作系統(tǒng)，采用單片機實現(xiàn)控制處理模塊，電路設計比較簡單、成本較低，有很強的接口性能。文獻控制處理模塊就是由C8051F340單片機及其最小系統(tǒng)組成，負責通過USB接口接收上位機發(fā)送的指令，解析指令并對射頻收發(fā)芯片AS3992進行控制，將AS3992的反饋信息傳輸給上位機。文獻利用單片機C8051F120實現(xiàn)控制處理模塊，完成信號的編解碼、數(shù)據(jù)處理、與上位機通信并響應其命令等功能。存在的問題是單片機能實現(xiàn)的功能比較簡單，邏輯接口數(shù)據(jù)量較少，功能的擴展能力不強，數(shù)據(jù)處理速度相對較低，實時性不夠，因此適合控制需求相對簡單的場合，與現(xiàn)在產品網絡化、智能化存在一定的差別。

1.1.2 采用ARM處理器

ARM系列處理器可靠性、安全性高，功耗低，速度快、處理能力強，接口資源豐富，擴展能力強、兼容性好，同時可加載Linux、WinCE等復雜操作系統(tǒng)，具有較強的事務管理功能，屬于高性能的處理器。通常選擇ARM7/ARM9/ARM11處理器實現(xiàn)控制處理模塊，基帶信號的配置、編解碼、數(shù)據(jù)校驗、協(xié)議控制、多標簽的訪問以及防沖突過程等通過軟件編程實現(xiàn)，交由ARM處理器進行控制，具有較好的實時性，無需外接存儲器，在滿足要求的同時，可降低成本，缺點是成本相對于單片機較高。文獻選用三星公司基于ARM11的S3C6410微處理器通過移植Linux操作系統(tǒng)、軟件編程來實現(xiàn)控制處理模塊，完成設備驅動，PIE編碼、FM0解碼、CRC校驗等數(shù)據(jù)處理功能。文獻采用三星ARM9微處理器S3C2440A，構建最小硬件系統(tǒng)，移植嵌入式 Linux系統(tǒng)，實現(xiàn)控制處理模塊。

1.1.3 采用DSP

比較高端的讀寫器控制處理模塊常使用DSP芯片，增加讀寫器的靈敏度，擴展讀寫距離。DSP芯片信號處理、運算能力強大，編譯和執(zhí)行效率非常高，特別適合數(shù)字信號的運算、處理，但控制能力一般，綜合應用能力不及單片機。文獻采用DSP芯片TMS320F2812PGFA構成整個系統(tǒng)的控制核心及數(shù)據(jù)處理，負責信號的編碼、解碼、液晶顯示和串口通信等的控制。文獻采用DSP芯片ADSP-BF5311實現(xiàn)控制處理模塊，控制電路的工作狀態(tài)，配置外設寄存器，接收基帶信號并對其進行處理，完成對基帶信號的解碼和校驗，產生控制標簽狀態(tài)的命令，對其進行編碼，并發(fā)送給射頻模塊進行調制和放大，執(zhí)行防沖突處理程序，控制讀寫器與計算機的通信，將成功識別的標簽ID傳送給計算機。

1.1.4 采用FPGA

采用FPGA實現(xiàn)控制處理模塊相比單片機、ARM和DSP優(yōu)勢明顯。FPGA時鐘頻率高，內部延時小，全部控制邏輯由硬件完成，有很高的運算處理能力，速度快、效率高，能很好地滿足超高頻讀寫器數(shù)據(jù)傳輸和處理速度快的要求。而且，F(xiàn)PGA能夠進行編程、除錯、再編程的重復操作，縮短開發(fā)生產周期。文獻控制處理模塊選用FPGA器件XC6SLX16來實現(xiàn)，采用自上向下的設計方法用Verilog HDL語言設計出包括PIE編碼模塊，F(xiàn)M0解碼模塊、CRC校驗模塊，并串轉換模塊，防碰撞模塊、濾波器、協(xié)議控制模塊和通信接口模塊在內的整個數(shù)字基帶系統(tǒng)。文獻利用FPGA片內SOPC設計NiosⅡ嵌入式軟核處理器作為讀寫器控制處理模塊的控制單元，完成時序控制，狀態(tài)轉換等，包括發(fā)送鏈路的 PIE編碼模塊、CRC-5校驗模塊、信道濾波器模塊和接收鏈路的FM0解碼模塊、CRC-16校驗模塊、防碰撞模塊等。

1.2 控制單元與基帶處理單元分離實現(xiàn)控制處理模塊

采用控制單元與基帶處理單元分離的結構更能體現(xiàn)模塊化設計思想，更有利于進行并行設計，實現(xiàn)分工協(xié)作，縮短開發(fā)周期?；鶐幚韱卧瓿苫鶐盘柕木幋a、解碼、校驗以及濾波等，控制單元采用單片機、DSP、ARM等微處理器，結合相應的軟件實現(xiàn)與后端應用系統(tǒng)之間的通信，控制與電子標簽的通信過程，實現(xiàn)沖突仲裁以及多標簽識別，數(shù)據(jù)的加密和解密，進行讀寫器與電子標簽之間的身份驗證，對外部設備(如鍵盤、顯示器等)的控制等。

1.2.1 控制器+ARM

文獻采用三星ARM9芯片S3C2440作為控制單元的微處理器，其外圍電路包括屏幕、鍵盤、存儲系統(tǒng)以及對外通信接口等，嵌入Linux操作系統(tǒng)。通過與上位機的通信接口完成與應用系統(tǒng)軟件的通信，執(zhí)行各種指令，控制基帶電路及射頻前端的工作狀態(tài);執(zhí)行防碰撞算法，實現(xiàn)多標簽無漏識別。采用ATMEL公司ARM7芯片AT91SAM7S256作為基帶處理單元的MCU，完成控制單元命令的解析，控制射頻前端電路的工作狀態(tài);對發(fā)送的基帶信號進行編碼和對接收的數(shù)字信號進行解碼。

1.2.2 控制器+DSP

選擇單片機或ARM作控制器加上DSP芯片實現(xiàn)控制處理模塊。文獻提出了一種以單片機為控制器，利用DSP處理防碰撞算法的UHF RFID讀寫器設計方案。DSP用來實現(xiàn)防碰撞算法，速度快、減少了控制器的負擔。這種方案的優(yōu)點是結構比較簡單可靠，缺點是系統(tǒng)設計成本較高。

1.2.3 控制器+FPGA

采用單片機、ARM或DSP作控制器加FPGA進行設計實現(xiàn)控制處理模塊。FPGA實現(xiàn)硬件數(shù)據(jù)的編解碼和CRC校驗，信號處理速度快、實時性好，可以分擔控制器的任務，降低對控制器性能的要求，簡化軟件設計。缺點是需要給FPGA外接存儲器，系統(tǒng)設計成本較高。文獻的控制處理模塊就是采用單片機+FPGA結構并協(xié)同工作的設計方案，編碼、解碼、CRC以及時鐘分頻等基帶處理由FPGA來實現(xiàn)，利用Verilog HDL語言進行編寫，速度快，電路形式簡單，移植方便。單片機實現(xiàn)對FPGA的控制以及與FPGA進行數(shù)據(jù)信息的交換，與PC機的通信，接收PC機命令或者從本系統(tǒng)鍵盤輸入的命令，并將命令下傳到FPGA，由FPGA完成對射頻卡的操作，接收從FPGA傳回的操作結果并在LCD上加以顯示，控制射頻收發(fā)模塊中TR1000芯片的工作方式。文獻采用ARM9+FPGA結構設計實現(xiàn)基帶信號處理。ARM9處理器S3C2440A做主控芯片，擔負在 WinCE6.0系統(tǒng)下對讀寫標簽操作的控制;FPGA采用Alte ra公司的EPZCST144芯片，控制和CC1101射頻模塊的通信，實現(xiàn)基帶信號處理及協(xié)議解析，包括基帶信號PIE編碼模塊，回波信號FM0解碼模塊，標簽操作功能模塊，基于標簽預測模型和抽樣定理的多標簽識別防碰撞算法模塊，全數(shù)字鎖相環(huán)模塊和通信接口功能模塊。文獻控制處理模塊采用了低功耗 DSP與FPGA相結合的構架，在DSP芯片中實現(xiàn)協(xié)議命令處理、防碰撞算法、系統(tǒng)控制，根據(jù)通信協(xié)議的要求接收發(fā)送指令，并且完成與上位機的通信。在 FPGA芯片中完成協(xié)議的編解碼、校驗、協(xié)議語法的添加、去除以及與射頻模塊的數(shù)據(jù)交換。文獻采用軟核處理器+FPGA相結合的構架，基于嵌入式軟核的設計方式。運用SOPC技術，在Altera系列FPGA芯片中嵌入NiosⅡ軟核處理器，根據(jù)UHF協(xié)議特點，基于ISO/IEC18000-6C標準，自定義外設，完成包括PIE編碼、FM0解碼、CRC校驗、防碰撞、協(xié)議控制和UART等模塊的基帶處理電路的設計及基帶信號數(shù)據(jù)處理功能。

2 結束語

目前國內外市場上讀寫器控制處理模塊硬件的主流設計方案都是以嵌入式微處理器為核心。但市場對射頻識別技術的應用需求在不斷變化，對讀寫器功能的要求在不斷提升。要求讀寫器具備豐富的擴展接口，可以獨立工作，具有通過網絡或者串口、USB等傳輸信息的能力，要求控制處理模塊的處理器能夠在數(shù)據(jù)處理、兼容性方面有強大的功能。

NiosⅡ軟核處理器雖然與常見的微處理器很類似，在一片芯片上包含了處理器、存儲器，以及I/O電路等功能模塊，但它最大的特點是它是一個軟核、可配置的系統(tǒng)。設計者可以根據(jù)需求構建32位的NiosⅡ處理器，并能對其外圍設備進行靈活配置，靈活設計系統(tǒng)的外設與接口，能及時驗證系統(tǒng)的功能，能很好地滿足數(shù)據(jù)處理、兼容性等上述方面的要求。因此，基于NiosⅡ軟核處理器的控制處理模塊的設計成為了當前UHF RFID系統(tǒng)讀寫器研究的一個熱點。它充分借鑒了市面上其它成熟的技術方案，總結和吸收了其它方案的優(yōu)缺點，與傳統(tǒng)設計相比簡化了UHF RFID系統(tǒng)讀寫器設計，提高了讀寫器控制協(xié)調能力、抗干擾強度、降低功耗，降低了成本，符合電子系統(tǒng)設計的發(fā)展潮流和趨勢。