當前位置:首頁 > EDA > 電子設計自動化
[導讀]詳細分析8位微處理器IP core PicoBlaze的結(jié)構、原理與設計方案。

   摘要:詳細分析8位微處理器IP core PicoBlaze的結(jié)構、原理與設計方案;介紹PicoBlaze的指令集和調(diào)試工具pblazeIDE,討論PicoBlaze的編程方案和應用設計實例;列舉幾種PicoBlaze的應用方案。

    關鍵詞:PicoBlaze 微處理器 知識產(chǎn)權內(nèi)核

1 概述

PicoBlaze 8位微處理器是Xilinx公司為Virtex系列FPGA、Spartan-Iitxi系列FPGA和CoolRunner-II系列CPLD器件設計嵌入式專用IP Core。它解決了常量編碼可編程狀態(tài)機(KCPSM)的問題。這一模塊只占用SpartanIIE的76個小區(qū)(slice),占最小的XC2S50E器件9%的資源,占XC2S300E器件不到2%的資源。在這一模塊中還包括一個用于存儲指令的由Block RAM組成的ROM,最多可存儲256條指令。PicoBlaze只用了如此少的資源,但其速度卻可達到40MIPS以上。

PicoBlaze提供49個不同的指令,16個寄存器(CPLD為8個),256個直接或間接的可設定地址的端口,1個可屏蔽的、速率為35MIPS的中斷。它的性能超過了傳統(tǒng)獨立元器件組成的微處理器,而且成本低,使得PicoBlaze在數(shù)據(jù)處理和控制算法領域有著廣泛的應用前景 。由于可編程部分也完成嵌入,PicoBlaze可與子程序和外圍設備結(jié)合起來完成特殊的設計。其基本應用框架如圖1所示。

PicoBlaze模塊由VHDL語言設計,不需要預編譯,可直接由布局布線工具嵌入到容量大一點的器件中;可以認為PicoBlaze幾乎不占資源,而且一個設計中可以包括多個PicoBlaze。PicoBlaze適用于復雜的但對時間要求不太高的系統(tǒng)中,并可以簡華設計。

圖1 PicoBlaze處理器的IP Core應用框架

2 PicoBlaze原理與結(jié)構分析

PicoBlaze 8位微處理器內(nèi)部結(jié)構如圖2所示。

PicoBlaze處理器IP Core由全局寄存器、計算邏輯單元(ALU)、程序流控制標志和復位邏輯、輸入/輸出(I/O)、中斷控制器等幾大部分構成。

全局寄存器:16個8位全局寄存器,s0~sf。寄存器的操作是非常靈活的;沒有為特殊任務保留寄存器,任何寄存器的優(yōu)先權都是一樣的。

算術邏輯單元(ALU):提供了8位處理器需要的所有簡單操作。執(zhí)行所有的操作都是用任意一個寄存器提供的操作數(shù)完成。若操作需兩個操作數(shù),則有另一寄存器指定或在指令中嵌入一8位常量值。在不增加程序大小的前提下,指不定期任意常量值,增強了簡單的指令特性。更明白地說,ADD1與INCREMENT指令是等價的。若操作超過8位,則有一選項(增加或減少)可供選擇。二進制操作碼(LOAD、AND、OR、XOR)可操作和測試二進制數(shù),還包括SHIFT和ROTATE指令集合。

程序流控制標志:ALU操作后的結(jié)果影響ZERO和CARRY兩個標記。用有條件的或無條件的程序流控制指令決定程序執(zhí)行的順序。JUMP指令指定在程序空間內(nèi)的絕對地址。CALL指令將程序定位到用一段代碼寫的子程序的絕對地址,同時將返回地址壓棧。嵌套CALL指令使用的棧為15層,對于程序大小足夠了。

復位邏輯:復位信號強迫程序回到初始狀態(tài),即程序從地址00開始執(zhí)行,中斷被屏蔽,狀態(tài)標記和堆棧也同時復位,但寄存器中內(nèi)容不受影響。

圖2 PicoBlaze處理器內(nèi)部結(jié)構

    輸入/輸出(I/O):PicoBlaze提供256個輸入端口和256個輸出端口。由端口總線提供一個8位地址值與一個READ或WRITE選通脈沖信號,一起指定訪問端口。這個端口地址值或為一確定值或由任意一寄存器中內(nèi)容指定。當訪問一由分布式或塊狀RAM組成的內(nèi)存時,最好用直接尋址。當進行輸入操作時,輸入端口上的值被輸出一個READ_STROBE輸出脈沖時,即表示進行了一次輸入操作。

中斷控制器:PicoBlaze提供一中斷輸入信號。只要用一些簡單的組合邏輯,多個信號就可進行組合并被應用于這一中斷。程序中可定義此中斷是否被屏蔽,默認值是中斷被屏蔽。一被激活的中斷信號使程序執(zhí)行“CALL FF”指令(FF即256,程序存儲器的最后一個位置),然后設計者為此定義的放在此處的一段程序被執(zhí)行。一般在此地址放一JUMP指令,跳轉(zhuǎn)到中斷服務程序。中斷進程屏蔽其它中斷,RETURNI指令保證在中斷程序結(jié)束后,標記和控制指令回到原先的狀態(tài)。

表1 PicoBlaze處理器指令集

控制程序轉(zhuǎn)移指令 循環(huán)轉(zhuǎn)移指令 邏輯操作指令 輸入/輸出指令
81aa JUMP aa
91aa JUMP Z,aa
95aa JUMP NZ,aa
99aa JUMP C,aa
9Daa JUMP NC,aa
83aa CALL aa
93aa CALL Z,aa
97aa CALL NZ,aa
9Baa CALL C,aa
9Faa CALL NC,aa
8080 RETURN
9080 RETURN Z
9480 RETURN NZ
9880 RETURN C
9C80 RETURN NC
Dx0E SP0sX
Dx0F SR1sX
Dx0A SRXsX
Dx08 SRAsX
Dx0C RR s
Dx06 SL0sX
Dx07 SL1sX
Dx04 SLXsX
Dx00 SLAsX
Dx02 RL sX
0xkk LOAD sX,kk
1xkk AND sX,kk
2xkk OR sX,kk
3xkk XOR sX,kk
Cxy0 LOAD sX,sY
Cxy1 AND sX,sY
Cxy2 OR sX,sY
Cxy3 XOR sX,sY
Axpp INPUT sX,pp
Bxy0 INPUT sX,(sY)
Expp OUTPUT sX,pp
Fxy0 OUTPUT sX,(sY)

算術運算指令

中斷指令

4xkk ADD sX,kk
5xkk ADDCY sX,kk
6xkk SUB sX,kk
7xkk SUBCY sX,kk
Cxy4 ADD sX,sY
Cxy5 ADDCY sX,sY
Cxy6 SUB sX,sY
Cxy7 SUBCY sX,sY
80F0 RETURNI REABLE
80D0 RETURNI DISABLE
8030 ENABLE INTERRUPT
8010 DISABLE INTERRUPT

3 PicoBlaze的指令集和調(diào)試器

表1列舉了所有代表十六進制的PicoBlaze操作碼的指令,其中:

①“X”和“Y”代表寄存器,“s”,范圍為0~F;

②“kk”代表常量,“aa”代表地址,“pp”代表端口地址,范圍均為00~FF。

pBlazIDE(Integrated Development Environment)是PicoBlaze匯編程序的編輯、調(diào)試、匯編集成環(huán)境。利用它可以方便地仿真所寫程序的輸入輸出、寄存器內(nèi)值的變化及程序指令的順序執(zhí)行過程,便于檢查程序的錯誤。PicoBlaze處理器IP Core應用的VHDL源代碼和調(diào)試器pBlazeIDE可以從Xilinx網(wǎng)站上直接下載。

4 PicoBlaze的應用系統(tǒng)設計

應用于Spartan-II和Virtex-E器件的PicoBlaze處理器IP Core,外掛一個可存儲256條指令的RAM,共同工作。若是用戶需要更多的程序存儲空間以便執(zhí)行更加復雜的操作,有以下幾種解決方案。

    *Xilinx針對Virtex-E器件特別設計了KCPSM2模塊,提供1024個地址,且操作32個寄存器。

*若用戶的程序超過了256條指令,則可以考慮將設計分解為幾個過程,每一個過程由一個單獨的PicoBlaze模塊(每個擁有自己的RAM)完成。在一些設計中,以一個PicoBlaze為主(Master),其它一個或多個PicoBlaze為輔(Slave)。雙端口分布式存儲器是在處理器間交換數(shù)據(jù)的一個很好的選擇。

*可選擇將超過256個指令的程序分解到兩個或多個塊狀RAM中,用一個選擇開關來選擇存儲了要執(zhí)行的指令的RAM。最簡單的是使用一個被一觸發(fā)器輸出控制的二選一選擇器來選擇RAM,如圖3所示。

這種方法的缺點是:二路選擇器占用8個slice,且加大了程序執(zhí)行的延時,降低了程序最大執(zhí)行速率。一個更好的方法是將二路選擇器放到RAM中,一條指令被分別存放在兩個512×8的RAM中,用switch信號和8位地址信號組成9位信號,選擇要執(zhí)行的指令。圖4列舉了一個利用PicoBlaze實現(xiàn)控制四個七段數(shù)據(jù)管顯示的例子,左邊兩個從0變到99,右邊情形相同,變化的間隔均為1s。但同時刻只有一個計數(shù)器增加,而選擇哪一個計數(shù)器增加則由DIP switch輸入控制。

圖4 PicoBlaze處理器的IP Core應用設計實例

結(jié)語

PicoBlaze是一個典型的8位微處理器。與傳統(tǒng)的8位MCU相比,它是一個由VHDL實現(xiàn)的軟處理器IP Core,可以在各種FPGA和CoolRunnerII CPLD上實現(xiàn),設計靈活方便;因此,PicoBlaze將在基于可編程邏輯和MCU的應用領域中發(fā)揮積極的作用。其較高的處理性能和較少的資源占用,預示其具有更加廣泛的應用前景。

本站聲明: 本文章由作者或相關機構授權發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫毥谦F公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉(zhuǎn)型技術解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關鍵字: 汽車 人工智能 智能驅(qū)動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務中斷的風險,如企業(yè)系統(tǒng)復雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務連續(xù)性,提升韌性,成...

關鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關鍵字: 華為 12nm EDA 半導體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會上,華為常務董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權最終是由生態(tài)的繁榮決定的。

關鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實提質(zhì)增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務引領增長 以科技創(chuàng)新為引領,提升企業(yè)核心競爭力 堅持高質(zhì)量發(fā)展策略,塑強核心競爭優(yōu)勢...

關鍵字: 通信 BSP 電信運營商 數(shù)字經(jīng)濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術學會聯(lián)合牽頭組建的NVI技術創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術創(chuàng)新聯(lián)...

關鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關鍵字: BSP 信息技術
關閉
關閉