FPGA引腳信號分配的幾個(gè)原則

現(xiàn)在的FPGA正變得越來越復(fù)雜，向引腳分配信號的任務(wù)曾經(jīng)很簡單，現(xiàn)在也變得相當(dāng)繁復(fù)。下面這些用于向多用途引腳指配信號的指導(dǎo)方針有助于設(shè)計(jì)師根據(jù)最多到最少的約束信號指配原則提前考慮信號指配，并減少反復(fù)的次數(shù)。

這里有一個(gè)前提，即假定設(shè)計(jì)師已經(jīng)根據(jù)設(shè)計(jì)的大概規(guī)模和信號要求確定了目標(biāo)器件范圍和型號。對以下每一步都應(yīng)在考慮單極信號前優(yōu)先考慮差分對信號。

最先指配那些只能在特定引腳上工作的特殊信號，正常情況下是指串行I/O信號和全局時(shí)鐘信號。其次指配大型和/或高速信號總線，特別是那些要跨越多個(gè)庫或區(qū)域的信號。如果總線需要局部時(shí)鐘，那么就要考慮具有更多局部時(shí)鐘引腳的庫或區(qū)域，并先指配局部時(shí)鐘。

如果針對FPGA器件采用了多種I/O標(biāo)準(zhǔn)，那么設(shè)計(jì)師還必須先考慮將I/O信號映射到庫/區(qū)。這一步需要慎重考慮，因?yàn)樵S多I/O標(biāo)準(zhǔn)和參考電壓是不兼容的。一些I/O標(biāo)準(zhǔn)要求在特殊引腳上輸入?yún)⒖茧妷?，使得這些引腳不可再用于一般用途。將高速輸出和雙向信號分開指配在一定程度上可避免同時(shí)開關(guān)輸出噪聲(SSO)問題。

第三，采用第二步中相同的基本規(guī)則指配速度較慢和約束較少的總線，但不用太多考慮SSO等問題。第四，最后完成個(gè)別信號的指配。如果只剩下少量引腳，或在第一次反復(fù)時(shí)用完了所有的引腳，可以考慮選用具有更多I/O數(shù)量的下一種器件，因?yàn)楦鶕?jù)市場情況肯定還會臨時(shí)增加某些功能，而且沒有哪個(gè)設(shè)計(jì)師愿意在設(shè)計(jì)的最后階段再做一遍指配過程吧。

在以上每一步中，要建立含有正確信號分配和I/O標(biāo)準(zhǔn)的約束文件，以及含有I/O設(shè)計(jì)部分的HDL文件。然后再開始布局和布線，因?yàn)榘磸淖疃嗉s束信號到最少約束信號的順序可以更好地發(fā)現(xiàn)錯(cuò)誤