FPGA攻略之Testbench篇

 Testbench，就是測(cè)試平臺(tái)的意思，具體概念就多不介紹了，相信略懂FPGA的人都知道，編寫Testbench的主要目的是為了對(duì)使用硬件描述語言(HDL)設(shè)計(jì)的電路進(jìn)行仿真驗(yàn)證，測(cè)試設(shè)計(jì)電路的功能、部分性能是否與預(yù)期的目標(biāo)相符。初學(xué)者往往把寫RTL代碼當(dāng)成重點(diǎn)，不愿寫Testbench，包括小朱同學(xué)也是，僅僅使用Quartus II自帶的仿真產(chǎn)生幾個(gè)激勵(lì)，然后觀察一下最后輸出的波形就完事了，甚至某些時(shí)候直接忽視仿真，拿單片機(jī)在線調(diào)試那一套來對(duì)付FPGA，直接把代碼下載到板子里看效果，若與預(yù)期不符，再修改代碼，再次下載到板子，如此反復(fù)，直到某一天實(shí)在玩不下去了。

同志們，F(xiàn)PGA真不帶這么玩的!趕緊禁止自己使用Quartus II自帶的仿真，甭畫波形圖了，你畫成大師也沒用(也成不了大師，Quartus II只能做極初級(jí)的仿真)!如果你立志從事FPGA行業(yè)，那么會(huì)寫Testbench才你的敲門磚，而且別想著去公司寫RTL代碼了，向毛主席保證，公司一定是讓你來寫Testbench的。再趕緊把你的FPGA開發(fā)板有多遠(yuǎn)扔多遠(yuǎn)(別丟，還是要用的)，F(xiàn)PGA不是單片機(jī)，學(xué)習(xí)FPGA并不那么需要開發(fā)板。打個(gè)比方，學(xué)習(xí)FPGA是兩萬五千里長(zhǎng)征，那么使用開發(fā)板連三千里都占不到，遠(yuǎn)遠(yuǎn)不到。對(duì)于FPGA，仿真驗(yàn)證才是核心，這么講吧，驗(yàn)證占到整個(gè)設(shè)計(jì)工作的70%，前仿真、后仿真、功能仿真、時(shí)序仿真、行為級(jí)仿真、RTL級(jí)仿真、綜合后仿真、門級(jí)仿真、布局布線后仿真……好吧，別暈，本篇只講Testbench，Modelsim仿真咱們下篇再討論。

一個(gè)最基本的Testbench包含三個(gè)部分，信號(hào)定義、模塊接口和功能代碼。借用一下特權(quán)同學(xué)總結(jié)的編寫Testbench的三個(gè)基本步驟：

1、對(duì)被測(cè)試設(shè)計(jì)的頂層接口進(jìn)行例化;

2、給被測(cè)試設(shè)計(jì)的輸入接口添加激勵(lì);

3、判斷被測(cè)試設(shè)計(jì)的輸出相應(yīng)是否滿足設(shè)計(jì)要求。

逐步解決編寫Testbench的這三點(diǎn)：

首先“對(duì)被測(cè)試設(shè)計(jì)的頂層接口進(jìn)行例化”，這一步相對(duì)比較簡(jiǎn)單，例化就是，但端口多時(shí)也夠喝一壺的，而且要分wire、reg，有時(shí)會(huì)弄錯(cuò)，別難過，其實(shí)可以偷個(gè)懶，通過Quartus II自動(dòng)生成一個(gè)Testbench的模板，選擇Processing -> Start -> Start Test Bench Template Writer，等待完成后打開剛才生成的Testbench，默認(rèn)是保存在simulation\Modelsim文件夾下的.vt格式文件。這一步就不多講了，偷懶就挺好。

其次“給被測(cè)試設(shè)計(jì)的輸入接口添加激勵(lì)”，一般時(shí)序設(shè)計(jì)必然涉及到最基本的兩個(gè)信號(hào)——clk、rst_n(時(shí)鐘、復(fù)位)，肯定有童鞋會(huì)講可以沒有rst_n，是可以沒有，但何必呢，讓代碼更健壯一點(diǎn)不很好嘛，別鉆牛角尖。下面攻克clk、rst_n的寫法：

首先先講一下timescale，因?yàn)橄胍M(jìn)行仿真首先要規(guī)定時(shí)間單位，而且最好在Testbench里面統(tǒng)一規(guī)定時(shí)間單位，而不要在工程代碼里定義，因?yàn)椴煌哪K如果時(shí)間單位不同可能會(huì)為仿真帶來一些問題，而timescale本身對(duì)綜合也就是實(shí)際電路沒有影響。 `timescale 1ns/ 1ps表示仿真的單位時(shí)間為1ns，精度為1ps。

clk大體上有三種寫法 :

上述三種代碼的目的就是產(chǎn)生系統(tǒng)時(shí)鐘，給clk一個(gè)初值后，不斷重復(fù)執(zhí)行：每10ns翻轉(zhuǎn)一次clk，從而生成一個(gè)周期為20ns，頻率50MHz的方波信號(hào)。第一、二種基本類似，第三種比較簡(jiǎn)單，少了一個(gè)initial，放在了always里初始化。

三種方法都無一例外地給clk賦了初值，因?yàn)樾盘?hào)的缺省值為Z，如果不賦初值，則反相后還是Z，時(shí)鐘就一直處于高阻Z狀態(tài)。小朱同學(xué)一般選中第一種，看個(gè)人喜歡。

根據(jù)復(fù)位方式的不同，rst_n一般有兩種寫法：

上述兩種代碼的目的基本都是延時(shí)復(fù)位，但一個(gè)異步復(fù)位，一個(gè)同步復(fù)位，用途不同，小朱同學(xué)一般使用異步復(fù)位。

最后“判斷被測(cè)試設(shè)計(jì)的輸出相應(yīng)是否滿足設(shè)計(jì)要求”。首先介紹最常用的兩個(gè)系統(tǒng)任務(wù)函數(shù)$stop和$finish。$stop代表暫停仿真后返回軟件操作主窗口，將控制權(quán)交給user;$finish代表終止仿真后關(guān)閉軟件操作主窗口。其他任務(wù)函數(shù)如$monitor、$display 、$time、$fwrite等也比較重要，用到的時(shí)候再一一介紹。為直觀介紹，使用一個(gè)例程來描述，下面是加法器的RTL代碼及Testbench：

注意了clk、rst_n后，其他端口根據(jù)需要相應(yīng)加測(cè)試信號(hào)即可，然后把RTL代碼及Testbench添加到Modelsim仿真觀察輸出波形等，以驗(yàn)證RTL代碼的正確與否，若與預(yù)期相符則驗(yàn)證結(jié)束，反之則修改代碼至與預(yù)期相符。

好了，Testbench就寫到這里，但沒有結(jié)束，實(shí)踐是檢驗(yàn)真理的唯一標(biāo)準(zhǔn)，下一篇將結(jié)合Modelsim，以可視化的方式繼續(xù)探討Testbench，深入了解仿真的意義。