基于PADS軟件對(duì)高速電路的設(shè)計(jì)與實(shí)現(xiàn)

電子技術(shù)的飛速發(fā)展變化給板級(jí)設(shè)計(jì)帶來許多新問題和新挑戰(zhàn)。首先，由于高密度引腳及引腳尺寸日趨物理極限，導(dǎo)致電路極低的布通率;其次，由于系統(tǒng)時(shí)鐘頻率的提高，引起的時(shí)序及信號(hào)完整性問題;高速數(shù)字電路(即高時(shí)鐘頻率及快速邊沿速率)的設(shè)計(jì)將成為主流。

PADS(PeroonaI Automated Design Systems，個(gè)人自動(dòng)設(shè)計(jì)系統(tǒng))Logic9.0是一個(gè)功能強(qiáng)大、多頁的原理圖設(shè)計(jì)輸入工具，具有在每頁進(jìn)行快速存取、在線元件編輯、庫管理方便簡(jiǎn)潔等特點(diǎn)，所有這些都為PADS Layout提供了高效的電路板設(shè)計(jì)環(huán)境，提高了由原理圖設(shè)計(jì)鏈接到PCB制版的轉(zhuǎn)化效率。PADS Layout9.0是一個(gè)復(fù)雜的、高速印制電路板設(shè)計(jì)軟件。它具有快速交互布線編輯器(FIRE).它的這一功能在眾多的交互布線模式中獨(dú)樹一幟，由于FIRE采用強(qiáng)大功能的算法，布線完成后很少需要用戶修改調(diào)整，可以使用戶在布線時(shí)節(jié)省大量時(shí)間，提高效率。對(duì)表貼元件等細(xì)小焊盤間距、對(duì)高速布線的約束條件設(shè)定、對(duì)圖形用戶界面的定制等方面功能，PADS Layout9.0軟件都是無可挑剔的。由于PADS Logic9.0和PADS Layout9.0兩軟件運(yùn)行速度快，加之功能強(qiáng)大，有些簡(jiǎn)單的操作可以實(shí)現(xiàn)復(fù)雜的功能、快捷鍵方便、視窗寬等優(yōu)點(diǎn)。

PADS軟件好用，易上手，是現(xiàn)在市場(chǎng)上使用范圍最廣的一款EDA軟件，適合大多數(shù)中小型企業(yè)的需求;而且高端軟件(如Cadence allegro)能實(shí)現(xiàn)的功能PADS軟件也都能實(shí)現(xiàn)。經(jīng)過對(duì)多年的EDA設(shè)計(jì)經(jīng)驗(yàn)的總結(jié)，我認(rèn)為利用PADS軟件中的差分和等長(zhǎng)走線等功能實(shí)現(xiàn)高速電路布線是一個(gè)很好的選擇。下面，就以Hi3511器件組合為例進(jìn)行具體介紹。

1 板層結(jié)構(gòu)設(shè)計(jì)

板層的結(jié)構(gòu)是決定系統(tǒng)的EMC性能一個(gè)很重要的因素。一個(gè)好的板層結(jié)構(gòu)對(duì)抑制PCB中輻射起到良好的效果?，F(xiàn)在常見的高速電路系統(tǒng)中大多采用多層板而不是單面板和雙面板，板層結(jié)構(gòu)的設(shè)計(jì)應(yīng)注意以下幾個(gè)方面：

1)一個(gè)信號(hào)層應(yīng)該和一個(gè)敷銅層相鄰。

2)信號(hào)層應(yīng)該和臨近的敷銅層緊密耦合(即信號(hào)層和臨近敷銅層之間的介質(zhì)厚度很小)。

3)電源敷銅和地敷銅應(yīng)該緊密耦。

4)系統(tǒng)中的高速信號(hào)應(yīng)該在內(nèi)層且在兩個(gè)敷銅之間，這樣兩個(gè)敷銅可以為這些高速信號(hào)提供屏蔽作用且將這些信號(hào)的輻射限制在兩個(gè)敷銅區(qū)域。

5)多個(gè)地敷銅層可以有效的減小PCB板的阻抗，減小共模EMI。

要滿足以上要求，推薦使用8層板的設(shè)計(jì)，其層疊結(jié)構(gòu)如下：

①TOP層：信號(hào)層(器件層)

②第二層：地平面層

③第三層：信號(hào)層

④第四層：地平面層

⑤第五層：電源平面層

⑥第六層：信號(hào)層

⑦第七層：地平面層

⑧BOTTOM層：信號(hào)層(器件層)

但考慮到成本因素，我們將Hi3511模塊電路的板層定義為6層，其層疊結(jié)構(gòu)如圖1所示。

圖1 板層結(jié)構(gòu)

2 元器件的布局

元器件布局是制作PCB的重要環(huán)節(jié)，布局是否合理直接影響電路的性能，在布局時(shí)應(yīng)注意以下幾個(gè)方面：

1)先確定與結(jié)構(gòu)關(guān)系密切的元件位置，如定位孔、連接器等。

2)遵照“先大后小，先難后易”的布局原則，先擺放核心器件或者是較的的器件，再以其為中心擺放周圍的電路元器件。例：先確定Hi3511的放置位置，再將其周圍的元器件按電路關(guān)系擺放的合適位置。

3)布局時(shí)應(yīng)將高電壓、大電流信號(hào)與低電壓、小電流信號(hào)分開;數(shù)字信號(hào)與模擬信號(hào)分開;高頻信號(hào)與低頻信號(hào)分開。

4)接口芯片盡量靠近變壓器或連接器。

5)時(shí)鐘電路連線盡量短，并遠(yuǎn)離敏感電路。

6)濾波電容放置距離電源管腳越近越好。例：DDR2 SDRAM的每一個(gè)電源管腳旁邊都加了至少一個(gè)去耦電容，如圖2所示。

圖2 去耦電容排列

7)源端的串聯(lián)端接盡量靠近源端放置，并行端接盡量靠近接收端。例：如圖3所示是Hi3511與DDR2_CLKOP、DDR2_CLKON的端接匹配結(jié)構(gòu)，由圖可知，33Ω的串聯(lián)匹配應(yīng)該盡量靠近Hi3511端而100Ω的并聯(lián)差分匹配電阻應(yīng)盡量靠近DDR2端。

圖3 Hi3511與DDR2_CLKOP，DDR2_CLKON的端接匹配結(jié)構(gòu)

3 布線

PCB布線是EDA設(shè)計(jì)的重要環(huán)節(jié)，是系統(tǒng)能否正常有效工作的關(guān)鍵因素。下面簡(jiǎn)單介紹一下PCB布線中要注意的一些問題。

1)阻抗控制

阻抗控制的PCB板是指PCB板上所有網(wǎng)絡(luò)的阻抗都控制在一定的范圍以內(nèi)，如20～75Ω。

在Hi3511模塊中，希望我們把走線的特性阻抗控制在50Ω，差分走線的特性阻抗控制在100Ω，通過對(duì)疊層的分析，在PADS軟件中將普通走線線寬定義在5mil，最小間距為5mil，單獨(dú)定義幾個(gè)差分對(duì)走線寬度為4mil，間距10mil，這樣畫出的PCB圖基本能滿足阻抗控制要求。

2)走線間距的大小。一般常用到的間距為兩倍線寬?？梢酝高^仿真來知道走線間距對(duì)時(shí)序及信號(hào)完整性的影響，找出可容忍的最小間距。不同芯片信號(hào)的結(jié)果可能不同。

3)走線的規(guī)則設(shè)定等級(jí)

①在PADS軟件中可以對(duì)不同的走線進(jìn)行不同的規(guī)則設(shè)置。如普通信號(hào)線我們進(jìn)行常規(guī)設(shè)置，如圖4所示，只規(guī)定線寬間距等。在布線過程中也主要遵循一般的原則就好。如：走線盡量短，盡量走直線或135°角的折線，電源和地引線盡量短、盡量粗等。

圖4 走線的規(guī)則設(shè)定

②可以將需要等長(zhǎng)走線的網(wǎng)絡(luò)先進(jìn)行分組，在布線過程中，應(yīng)采用分組布線的方法。先連通一組中的每一個(gè)網(wǎng)絡(luò)，然后查詢網(wǎng)絡(luò)的長(zhǎng)度，從中找到最長(zhǎng)的一個(gè)作為參考，定義本組網(wǎng)絡(luò)的長(zhǎng)度，如圖5所示。本組中其余網(wǎng)絡(luò)進(jìn)行蛇行走線，并調(diào)整其長(zhǎng)度，以達(dá)到規(guī)定要求。

圖5 等長(zhǎng)走線的設(shè)置

③對(duì)于差分信號(hào)，應(yīng)盡量不打孔走在靠近地平面的內(nèi)層，并需要單獨(dú)設(shè)定線寬和間距，如圖6所示。在走線的時(shí)候要注意盡量短，且兩根線要嚴(yán)格等長(zhǎng)。

圖6 差分信號(hào)設(shè)置

4)布線步驟

①先布地線(電源線)：我們可以從元器件的接地(電源)管腳直接引線出來就近打孔和地(電源)層相連，并且連線盡可能的短且粗。

②綜合信號(hào)的優(yōu)先級(jí)別(如時(shí)鐘信號(hào)、差分線、等長(zhǎng)線等)和布線密度情況選擇選擇布線的優(yōu)先順序。再按相應(yīng)的規(guī)則進(jìn)行布線。

如在Hi3511模塊中，連線最多，要求最復(fù)雜的就是與DDR2 SDRAM之間的連接，硬件設(shè)計(jì)指南中建議將數(shù)據(jù)信號(hào)、地址信號(hào)、控制信號(hào)、時(shí)鐘信號(hào)等所有線的長(zhǎng)度相等，則效果達(dá)到最優(yōu)，偏差范圍為±50mil.并建議時(shí)鐘信號(hào)的走線長(zhǎng)度小于4.5英寸。我們將數(shù)據(jù)信號(hào)、地址信號(hào)、控制信號(hào)、時(shí)鐘信號(hào)分成不同的組，進(jìn)行分組布線。從布局圖中我們可以看出數(shù)據(jù)信號(hào)是所有信號(hào)線中路徑最長(zhǎng)的。故此，我們先對(duì)數(shù)據(jù)信號(hào)進(jìn)行布線，采用蛇行走線使數(shù)據(jù)線達(dá)到等長(zhǎng)，其走線偏差控制在20mil中。經(jīng)測(cè)量數(shù)據(jù)信號(hào)網(wǎng)絡(luò)的實(shí)際布線長(zhǎng)度為3430±20mil，滿足時(shí)鐘信號(hào)的走線長(zhǎng)度的要求，故將此長(zhǎng)度作為地址信號(hào)、控制信號(hào)、時(shí)鐘信號(hào)等線的長(zhǎng)度依據(jù)，將其它信號(hào)進(jìn)行分組蛇行走線，以滿足長(zhǎng)度要求。在這里還要注意每組信號(hào)線與其他走線之間的間距要大于20mil。時(shí)鐘等重要信號(hào)要盡量走到第三層，并用地進(jìn)行隔離。布線結(jié)果如圖7所示。

圖7 布線結(jié)果

4 電源分割

現(xiàn)在系統(tǒng)的工作電源多為多個(gè)電源，那么在實(shí)際的操作中就需要研究電源層的分割問題。

1)電源分割過程中即要保證同一組電源包圍在一起又要注意不要跨信號(hào)線進(jìn)行分割。即要保證信號(hào)有良好的回流路徑。

2)電源層比地層內(nèi)縮20H，H為電源層與地層之間的距離。

5 結(jié)論

通過對(duì)Hi3511模塊的PCB設(shè)計(jì)實(shí)踐，充分說明了，只要我們掌握了高速電路設(shè)計(jì)的基本規(guī)則和技巧，結(jié)合PADS軟件對(duì)布局布線進(jìn)行的各種規(guī)則約定，并使用差分和等長(zhǎng)走線等各種強(qiáng)大的功能，進(jìn)行高速電路設(shè)計(jì)是一個(gè)很好的選擇。