形成干擾的原因以及電路板抗干擾如何設(shè)計(jì)

抗干擾設(shè)計(jì)的基本任務(wù)是系統(tǒng)或裝置既不因外界電磁干擾影響而誤動(dòng)作或喪失功能，也不向外界發(fā)送過(guò)大的噪聲干擾，以免影響其他系統(tǒng)或裝置正常工作。因此提高系統(tǒng)的抗干擾能力也是該系統(tǒng)設(shè)計(jì)的一個(gè)重要環(huán)節(jié)。

系統(tǒng)抗干擾設(shè)計(jì)

抗干擾問(wèn)題是現(xiàn)代電路設(shè)計(jì)中一個(gè)很重要的環(huán)節(jié)，它直接反映了整個(gè)系統(tǒng)的性能和工作的可靠性。在飛輪儲(chǔ)能系統(tǒng)的電力電子控制中，由于其高壓和低壓控制信號(hào)同時(shí)并存，而且功率晶體管的瞬時(shí)開關(guān)也產(chǎn)生很大的電磁干擾，因此提高系統(tǒng)的抗干擾能力也是該系統(tǒng)設(shè)計(jì)的一個(gè)重要環(huán)節(jié)。

形成干擾的主要原因有如下幾點(diǎn)：

1)干擾源，是指產(chǎn)生干擾的元件、設(shè)各或信號(hào)，用數(shù)字語(yǔ)言描述是指du/dt、di/dt大的地方。干擾按其來(lái)源可分為外部干擾和內(nèi)部干擾：外部干擾是指那些與儀表的結(jié)構(gòu)無(wú)關(guān)，由使用條件和外界環(huán)境因素決定的干擾，如雷電、交流供電、電機(jī)等;內(nèi)部干擾是由儀表結(jié)構(gòu)布局及生產(chǎn)工藝決定的，如多點(diǎn)接地選成的電位差引起的干擾、寄生振蕩引起的干擾、尖峰或振鈴噪聲引起的干擾等。

2)敏感器件，指容易被干擾的對(duì)象，如微控制器、存貯器、A/D轉(zhuǎn)換、弱信號(hào)處理電路等。

3)傳播路徑，是干擾從干擾源到敏感器件傳播的媒介，典型的干擾傳播路徑是通過(guò)導(dǎo)線的傳導(dǎo)、電磁感應(yīng)、靜電感應(yīng)和空間的輻射。

抗干擾設(shè)計(jì)的基本任務(wù)是系統(tǒng)或裝置既不因外界電磁干擾影響而誤動(dòng)作或喪失功能，也不向外界發(fā)送過(guò)大的噪聲干擾，以免影響其他系統(tǒng)或裝置正常工作。其設(shè)計(jì)一般遵循下列三個(gè)原則：抑制噪聲源，直接消除干擾產(chǎn)生的原因;切斷電磁干擾的傳播途徑，或者提高傳遞途徑對(duì)電磁干擾的衰減作用，以消除噪聲源和受擾設(shè)各之間的噪聲耦合;加強(qiáng)受擾設(shè)各抵抗電磁干擾的能力，降低噪聲敏感度。目前，對(duì)系統(tǒng)的采用的抗干擾技術(shù)主要有硬件抗干擾技術(shù)和軟件抗干擾技術(shù)。

1)硬件抗干擾技術(shù)的設(shè)計(jì)。飛輪儲(chǔ)能系統(tǒng)的逆變電路高達(dá)20kHz的載波信號(hào)決定了它會(huì)產(chǎn)生噪聲，這樣系統(tǒng)中電力電子裝置所產(chǎn)生的噪聲和諧波問(wèn)題就成為主要的干擾，它們會(huì)對(duì)設(shè)備和附近的儀表產(chǎn)生影響，影響的程度與其控制系統(tǒng)和設(shè)各的抗干擾能力、接線環(huán)境、安裝距離及接地方法等因素有關(guān)。

轉(zhuǎn)換器產(chǎn)生的PWM信號(hào)是以高速通斷DC電壓來(lái)控制輸出電壓波形的。急劇的上升或下降的輸出電壓波包含許多高頻分量，這些高頻分量就是產(chǎn)生噪聲的根源。雖然噪聲和諧波都對(duì)電子設(shè)各運(yùn)行產(chǎn)生不良影響，但是兩者還是有區(qū)別的：諧波通常是指50次以下的高頻分量，頻率為2～3kHz;而噪聲卻為10kHz甚至更高的高頻分量。噪聲一般要分為兩大類：一類是由外部侵入到飛輪電池的電力電子裝置，使其誤動(dòng)作：另一類是該裝置本身由于高頻載波產(chǎn)生的噪聲，它對(duì)周圍電子、電信設(shè)各產(chǎn)生不良影響。

減低噪聲影響的一般辦法有改善動(dòng)力線和信號(hào)線的布線方式，控制信號(hào)用的信號(hào)線必須選用屏蔽線，屏蔽線外皮接地。為防止外部噪聲侵入，可以采取以下的措施：使該電力電子裝置遠(yuǎn)離噪聲源、信號(hào)線采取數(shù)字濾波和屏蔽線接地。

噪聲的衰減技術(shù)有如下幾點(diǎn)：

①電線噪聲的衰減的方法：在交流輸入端接入無(wú)線電噪聲濾波器;在電源輸入端和逆變器輸出端接入線噪聲濾波器，該濾波器可由鐵心線圈構(gòu)成;將無(wú)線電噪聲濾波器和線噪聲濾波器聯(lián)合使用;在電源側(cè)接人LC濾波器。

②逆變器至電機(jī)配線噪聲輻射衰減，可采取金屬導(dǎo)線管和金屬箱通過(guò)接地來(lái)切斷噪聲輻射。

③飛輪電力電子裝置的輻射噪聲的衰減，通常其噪聲輻射是很小的，但是如果周圍的儀器對(duì)噪聲很敏感，則應(yīng)把該裝置裝入金屬箱內(nèi)屏蔽起來(lái)。

對(duì)于模擬電路干擾的抑制，由于電路中有要測(cè)量的電流、電壓等模擬量，其輸出信號(hào)都是微弱的模擬量信號(hào)，極易受干擾影響，在傳輸線附近有強(qiáng)磁場(chǎng)時(shí)，信號(hào)線將有較大的交流噪聲。可以通過(guò)在放大器的輸入、輸出之間并聯(lián)一個(gè)電容，在輸入端接入有源低通濾波器來(lái)有效地抑制交流噪聲。此外，在A/D變換時(shí)，數(shù)字地線和模擬電路地線分開，在輸入端加入箝位二極管，防止異常過(guò)壓信號(hào)。

而數(shù)字電路常見的干擾有電源噪聲、地線噪聲、串?dāng)_、反射和靜電放電噪聲。為抑制噪聲，應(yīng)注意輸入與輸出線路的隔離，線路的選擇、配線、器件的布局等問(wèn)題。輸入信號(hào)的處理是抗干擾的重要環(huán)節(jié)，大量的干擾都是從此侵入的。

一般可以從以下幾個(gè)方面采取措施：

①接點(diǎn)抖動(dòng)干擾的抑制;多余的連接線路要盡量短，盡量用相互絞合的屏蔽線作輸入線，以減少連線產(chǎn)生的雜散電容和電感;避免信號(hào)線與動(dòng)力線、數(shù)據(jù)線與脈沖線接近

②采用光電隔離技術(shù)，并且在隔離器件上加RC電路濾波。

③認(rèn)真妥善處理好接地問(wèn)題，如模擬電路地與數(shù)字電路地要分開，印制板上模擬電路與數(shù)字電路應(yīng)分開，大電流地應(yīng)單獨(dú)引至接地點(diǎn)，印制板地線形成網(wǎng)格要足夠?qū)挼取?/p>

軟件抗干擾技術(shù)

除了硬件上要采取一系列的抗干擾措施外，在軟件上也要采取數(shù)字濾波、設(shè)置軟件陷阱、利用看門狗程序冗余設(shè)計(jì)等措施使系統(tǒng)穩(wěn)定可靠地運(yùn)行。特別地，當(dāng)儲(chǔ)能飛輪處于某一工作狀態(tài)的時(shí)間較長(zhǎng)時(shí)，在主循環(huán)中應(yīng)不斷地檢測(cè)狀態(tài)，重復(fù)執(zhí)行相應(yīng)的操作，也是增強(qiáng)可靠性的一個(gè)方法。

電路板設(shè)計(jì)

由于DSP、CPU等芯片工作頻率較高，即使電路原理圖設(shè)計(jì)正確，若印制電路板設(shè)計(jì)不當(dāng)，也會(huì)對(duì)芯片的可靠性產(chǎn)生不利影響。例如，如果印制板兩條細(xì)平行線靠得很近，則會(huì)形成信號(hào)波形的延遲，在傳輸線的終端形成反射噪聲。因此，在設(shè)計(jì)印制電路板時(shí)，應(yīng)注意采用正確的方法。

1)地線設(shè)計(jì)。在電路中，接地是控制干擾的重要方法，如能將接地和屏蔽正確結(jié)合起來(lái)使用，可解決大部分干擾問(wèn)題。在一塊電路板上，DSP、CPU同時(shí)集成了數(shù)字電路和模擬電路，設(shè)計(jì)電路板時(shí)，應(yīng)使它們盡量分開，而兩者的地線不要相混，分別與電源端地線相連。盡量加粗接地線，同時(shí)將接地線構(gòu)成閉環(huán)路。

2)配置去耦電容。在直流電源回路中，負(fù)載的變化會(huì)引起電源噪聲。例如在數(shù)字電路中，當(dāng)電路從一個(gè)狀態(tài)轉(zhuǎn)換為另一種狀態(tài)時(shí)，就會(huì)在電源線上產(chǎn)生一個(gè)很大的尖峰電流，形成瞬變的噪聲電壓。配置去耦電容可以抑制因負(fù)載變化而產(chǎn)生的噪聲，是DSP電路板的可靠性設(shè)計(jì)的一種常規(guī)做法：電源輸人端可跨接一個(gè)10～100μF的電解電容器;為每個(gè)集成電路芯片配置一個(gè)0.01 μF的陶瓷電容器;對(duì)于關(guān)斷時(shí)電流變化大的器件和ROM、RAM等存儲(chǔ)型器件，應(yīng)在芯片的電源線和地線間直接接入去耦電容。注意去耦電容的引線不能過(guò)長(zhǎng)，特別是高頻旁路電容不能帶引線。

大多數(shù)資料有提到過(guò)，去耦電容就近放置，是從減小回路電感的角度去談及擺放問(wèn)題，其實(shí)還有一個(gè)原則就是去耦半徑的問(wèn)題，如果電容離著芯片位置較遠(yuǎn)，超過(guò)去耦半徑，會(huì)起不到去耦效果。

考慮去耦半徑的最好辦法就是考察噪聲源和電容補(bǔ)償電流之間的相位關(guān)系。當(dāng)芯片對(duì)電流的需求發(fā)生變化時(shí)，會(huì)在電源平面的一個(gè)很小的局部區(qū)域內(nèi)產(chǎn)生電壓擾動(dòng)，電容要補(bǔ)償這一電流(電壓)，就必須感知到這一電壓擾動(dòng)。信號(hào)在介質(zhì)中傳播需要一定的時(shí)間，因此發(fā)生局部電壓擾動(dòng)到電容感知到需要有一定的時(shí)間延遲，因此必然造成噪聲源和電容補(bǔ)償電流之間的相位上的不一致。特定的電容，對(duì)與它自諧振頻率相同的噪聲補(bǔ)償效果最好，我們以這個(gè)頻率來(lái)衡量這種相位關(guān)系。當(dāng)擾動(dòng)區(qū)到電容的距離到達(dá)時(shí)，補(bǔ)償電流的相位為和噪聲源相位剛好差180°，即完全反相，此時(shí)補(bǔ)償電流不再起作用，去耦作用失效，補(bǔ)償?shù)哪芰繜o(wú)法及時(shí)送達(dá)，為了能有效傳遞補(bǔ)償能量，應(yīng)使噪聲源和補(bǔ)償電流之間的相位差盡可能的小，最好是同相位的。距離越近，相位差越小，補(bǔ)償能量傳遞越多，如果距離為0，則補(bǔ)償能量百分之百傳遞到擾動(dòng)區(qū)，這就要求噪聲源距離電容盡可能得近。

對(duì)于大電容，因?yàn)槠渲C振頻率很低，對(duì)應(yīng)的波長(zhǎng)非常長(zhǎng)，因?yàn)槿ヱ畎霃胶艽?，所以不用去怎么關(guān)心大電容在電路板上的放置位置的原因，對(duì)于小電容，因?yàn)槿ヱ畎霃胶苄?，需要靠近去耦的芯片?/p>

3)電路板器件的布置。在器件布置方面與其他邏輯電路一樣，應(yīng)把相互有關(guān)的器件盡量放得靠近些，這樣可以獲得較好的抗噪聲效果。時(shí)鐘發(fā)生器、晶振和CPU的時(shí)鐘輸人端都易產(chǎn)生噪聲，這些器件要相互靠近些，同時(shí)遠(yuǎn)離模擬器件。

電路抗干擾設(shè)計(jì)原則匯總：

1.電源線的設(shè)計(jì)

(1) 選擇合適的電源

(2) 盡量加寬電源線

(3) 保證電源線、底線走向和數(shù)據(jù)傳輸方向一致

(4) 使用抗干擾元器件

(5) 電源入口添加去耦電容(10~100uf)

2.地線的設(shè)計(jì)

(1) 模擬地和數(shù)字地分開

(2) 盡量采用單點(diǎn)接地

(3) 盡量加寬地線

(4) 將敏感電路連接到穩(wěn)定的接地參考源

(5) 對(duì)pcb板進(jìn)行分區(qū)設(shè)計(jì)，把高帶寬的噪聲電路與低頻電路分開

(6) 盡量減少接地環(huán)路(所有器件接地后回電源地形成的通路叫“地線環(huán)路”)的面積

3.元器件的配置

(1) 不要有過(guò)長(zhǎng)的平行信號(hào)線

(2) 保證pcb的時(shí)鐘發(fā)生器、晶振和cpu的時(shí)鐘輸入端盡量靠近，同時(shí)遠(yuǎn)離其他低頻器件

(3) 元器件應(yīng)圍繞核心器件進(jìn)行配置，盡量減少引線長(zhǎng)度

(4) 對(duì)pcb板進(jìn)行分區(qū)布局

(5) 考慮pcb板在機(jī)箱中的位置和方向

(6) 縮短高頻元器件之間的引線

4.去耦電容的配置

(1) 每10個(gè)集成電路要增加一片充放電電容(10uf)

(2) 引線式電容用于低頻，貼片式電容用于高頻

(3) 每個(gè)集成芯片要布置一個(gè)0.1uf的陶瓷電容

(4) 對(duì)抗噪聲能力弱，關(guān)斷時(shí)電源變化大的器件要加高頻去耦電容

(5) 電容之間不要共用過(guò)孔

(6) 去耦電容引線不能太長(zhǎng)

5.降低噪聲和電磁干擾原則

(1) 盡量采用45°折線而不是90°折線(盡量減少高頻信號(hào)對(duì)外的發(fā)射與耦合)

(2) 用串聯(lián)電阻的方法來(lái)降低電路信號(hào)邊沿的跳變速率

(3) 石英晶振外殼要接地

(4) 閑置不用的們電路不要懸空

(5) 時(shí)鐘垂直于IO線時(shí)干擾小

(6) 盡量讓時(shí)鐘周圍電動(dòng)勢(shì)趨于零

(7) IO驅(qū)動(dòng)電路盡量靠近pcb的邊緣

(8) 任何信號(hào)不要形成回路

(9) 對(duì)高頻板，電容的分布電感不能忽略，電感的分布電容也不能忽略

(10) 通常功率線、交流線盡量在和信號(hào)線不同的板子上

6.其他設(shè)計(jì)原則

(1)CMOS的未使用引腳要通過(guò)電阻接地或電源

(2)用RC電路來(lái)吸收繼電器等原件的放電電流

(3)總線上加10k左右上拉電阻有助于抗干擾

(4)采用全譯碼有更好的抗干擾性

(5)元器件不用引腳通過(guò)10k電阻接電源

(6)總線盡量短，盡量保持一樣長(zhǎng)度

(7)兩層之間的布線盡量垂直

(8)發(fā)熱元器件避開敏感元件

(9)正面橫向走線，反面縱向走線，只要空間允許，走線越粗越好(僅限地線和電源線)

(10)要有良好的地層線，應(yīng)當(dāng)盡量從正面走線，反面用作地層線

(11)保持足夠的距離，如濾波器的輸入輸出、光耦的輸入輸出、交流電源線和弱信號(hào)線等

(12)長(zhǎng)線加低通濾波器。走線盡量短截，不得已走的長(zhǎng)線應(yīng)當(dāng)在合理的位置插入C、RC、或LC低通濾波器。

(13)除了地線，能用細(xì)線的不要用粗線。

7.布線寬度和電流

一般寬度不宜小于0.2.mm(8mil)

在高密度高精度的pcb上，間距和線寬一般0.3mm(12mil)

當(dāng)銅箔的厚度在50um左右時(shí)，導(dǎo)線寬度1~1.5mm(60mil) = 2A

公共地一般80mil,對(duì)于有微處理器的應(yīng)用更要注意

8.電源線盡量短，走直線，最好走樹形，不要走環(huán)形

9.布局

首先，要考慮PCB尺寸大小。PCB尺寸過(guò)大時(shí)，印制線條長(zhǎng)，阻抗增加，抗噪聲能力下降，成本也增加;過(guò)小，則散熱不好，且鄰近線條易受干擾。

在確定PCB尺寸后.再確定特殊元件的位置。最后，根據(jù)電路的功能單元，對(duì)電路的全部元器件進(jìn)行布局。

在確定特殊元件的位置時(shí)要遵守以下原則：

(1)盡可能縮短高頻元器件之間的連線，設(shè)法減少它們的分布參數(shù)和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應(yīng)盡量遠(yuǎn)離。

(2)某些元器件或?qū)Ь€之間可能有較高的電位差，應(yīng)加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應(yīng)盡量布置在調(diào)試時(shí)手不易觸及的地方。

(3)重量超過(guò)15g的元器件、應(yīng)當(dāng)用支架加以固定，然后焊接。那些又大又重、發(fā)熱量多的元器件，不宜裝在印制板上，而應(yīng)裝在整機(jī)的機(jī)箱底板上，且應(yīng)考慮散熱問(wèn)題。熱敏元件應(yīng)遠(yuǎn)離發(fā)熱元件。

(4)對(duì)于電位器、可調(diào)電感線圈、可變電容器、微動(dòng)開關(guān)等可調(diào)元件的布局應(yīng)考慮整機(jī)的結(jié)構(gòu)要求。若是機(jī)內(nèi)調(diào)節(jié)，應(yīng)放在印制板上方便于調(diào)節(jié)的地方;若是機(jī)外調(diào)節(jié)，其位置要與調(diào)節(jié)旋鈕在機(jī)箱面板上的位置相適應(yīng)。

(5)應(yīng)留出印制扳定位孔及固定支架所占用的位置。

根據(jù)電路的功能單元.對(duì)電路的全部元器件進(jìn)行布局時(shí)，要符合以下原則：

(1)按照電路的流程安排各個(gè)功能電路單元的位置，使布局便于信號(hào)流通，并使信號(hào)盡可能保持一致的方向。

(2)以每個(gè)功能電路的核心元件為中心，圍繞它來(lái)進(jìn)行布局。元器件應(yīng)均勻、整齊、緊湊地排列在PCB上.盡量減少和縮短各元器件之間的引線和連接。

(3)在高頻下工作的電路，要考慮元器件之間的分布參數(shù)。一般電路應(yīng)盡可能使元器件平行排列。這樣，不但美觀.而且裝焊容易.易于批量生產(chǎn)。

(4)位于電路板邊緣的元器件，離電路板邊緣一般不小于2mm。電路板的最佳形狀為矩形。長(zhǎng)寬比為3：2成4：3。電路板面尺寸大于200x150mm時(shí).應(yīng)考慮電路板所受的機(jī)械強(qiáng)度。

10.布線

布線的原則如下：

(1)輸入輸出端用的導(dǎo)線應(yīng)盡量避免相鄰平行。最好加線間地線，以免發(fā)生反饋藕合。

(2)印制攝導(dǎo)線的最小寬度主要由導(dǎo)線與絕緣基扳間的粘附強(qiáng)度和流過(guò)它們的電流值決定。當(dāng)銅箔厚度為0.05mm、寬度為 1 ~ 15mm 時(shí).通過(guò) 2A的電流，溫度不會(huì)高于3℃，因此.導(dǎo)線寬度為1.5mm可滿足要求。對(duì)于集成電路，尤其是數(shù)字電路，通常選0.02~0.3mm導(dǎo)線寬度。當(dāng)然，只要允許，還是盡可能用寬線.尤其是電源線和地線。導(dǎo)線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。對(duì)于集成電路，尤其是數(shù)字電路，只要工藝允許，可使間距小至5~8mm。

(3)印制導(dǎo)線拐彎處一般取圓弧形，而直角或夾角在高頻電路中會(huì)影響電氣性能。此外，盡量避免使用大面積銅箔，否則.長(zhǎng)時(shí)間受熱時(shí)，易發(fā)生銅箔膨脹和脫落現(xiàn)象。必須用大面積銅箔時(shí)，最好用柵格狀.這樣有利于排除銅箔與基板間粘合劑受熱產(chǎn)生的揮發(fā)性氣體。

11.焊盤

焊盤中心孔要比器件引線直徑稍大一些。焊盤太大易形成虛焊。焊盤外徑D一般不小于(d+1.2)mm，其中d為引線孔徑。對(duì)高密度的數(shù)字電路，焊盤最小直徑可取(d+1.0)mm。

12.PCB及電路抗干擾措施

印制電路板的抗干擾設(shè)計(jì)與具體電路有著密切的關(guān)系，這里僅就PCB抗干擾設(shè)計(jì)的幾項(xiàng)常用措施做一些說(shuō)明。

13.電源線設(shè)計(jì)

根據(jù)印制線路板電流的大小，盡量加租電源線寬度，減少環(huán)路電阻。同時(shí)、使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致，這樣有助于增強(qiáng)抗噪聲能力。

14.地線設(shè)計(jì)

地線設(shè)計(jì)的原則是：

(1)數(shù)字地與模擬地分開。若線路板上既有邏輯電路又有線性電路，應(yīng)使它們盡量分開。低頻電路的地應(yīng)盡量采用單點(diǎn)并聯(lián)接地，實(shí)際布線有困難時(shí)可部分串聯(lián)后再并聯(lián)接地。高頻電路宜采用多點(diǎn)串聯(lián)接地，地線應(yīng)短而租，高頻元件周圍盡量用柵格狀大面積地箔。

(2)接地線應(yīng)盡量加粗。若接地線用很紉的線條，則接地電位隨電流的變化而變化，使抗噪性能降低。因此應(yīng)將接地線加粗，使它能通過(guò)三倍于印制板上的允許電流。如有可能，接地線應(yīng)在2~3mm以上。

(3)接地線構(gòu)成閉環(huán)路。只由數(shù)字電路組成的印制板，其接地電路布成團(tuán)環(huán)路大多能提高抗噪聲能力。

15.退藕電容配置

PCB設(shè)計(jì)的常規(guī)做法之一是在印制板的各個(gè)關(guān)鍵部位配置適當(dāng)?shù)耐伺弘娙荨?/p>

退藕電容的一般配置原則是：

(1)電源輸入端跨接10~100uf的電解電容器。如有可能，接100uF以上的更好。

(2)原則上每個(gè)集成電路芯片都應(yīng)布置一個(gè)0.01pF的瓷片電容，如遇印制板空隙不夠，可每4~8個(gè)芯片布置一個(gè)1 ~ 10pF的但電容。

(3)對(duì)于抗噪能力弱、關(guān)斷時(shí)電源變化大的器件，如 RAM、ROM存儲(chǔ)器件，應(yīng)在芯片的電源線和地線之間直接接入退藕電容。

(4)電容引線不能太長(zhǎng)，尤其是高頻旁路電容不能有引線。

此外，還應(yīng)注意以下兩點(diǎn)：

(1)在印制板中有接觸器、繼電器、按鈕等元件時(shí).操作它們時(shí)均會(huì)產(chǎn)生較大火花放電，必須采用附圖所示的 RC 電路來(lái)吸收放電電流。一般 R 取 1 ~ 2K，C取2.2 ~47UF。

(2)CMOS的輸入阻抗很高，且易受感應(yīng)，因此在使用時(shí)對(duì)不用端要接地或接正電源。