DCI技術

隨著FPGA設計速度不斷提高,信號傳輸?shù)馁|量(信號完整性)問題顯得越來越重要.為了保證高速信號完整性,通常在印制電路板(PCB)上進行阻抗匹配,以減小信號的反射和振蕩.盡管大量的匹配電阻保證了信號的完整性,但也增加了印制電路板的布線復雜度和成本,如圖1所示,Xilinx但是導的數(shù)字化控制阻抗技術(XCITE)徹底解決了這方面的問題,通過使用數(shù)字控制阻抗(Digital Controlled Impedeance,DCI)技術,即通過設置每個Bank的VRP引腳的外部電阻(每個Ban只有兩上)在Spartan-3器件內部實現(xiàn)阻抗匹配,從而大量減少了匹配電阻的數(shù)量,提高了板極系統(tǒng)的穩(wěn)定性,如圖2所示.

圖1 普通高速邏輯設計的阻抗匹配

圖2 Spartan-3的阻抗匹配技術

使用DCI進行阻抗匹配的接口標準包括LVTTL、LVCMOS、SSTL3-Ⅰ/Ⅱ、SSTL2-Ⅰ/Ⅱ、HSTL-Ⅰ/Ⅱ/Ⅲ/Ⅳ、GTL和GTL+。