ISE的語言模板中提供了系統(tǒng)同步接口的輸入偏移約束，它按照不同的設計情形給出了許多例子，目的就是為了提供一些真實的例子教給設計者正確地把該約束與其他相關的約束一起使用。圖1所示為—個系統(tǒng)同步接口的輸入偏移約束設計范例，可以看到周期約束和PADGROUP約束也在模板中提供，以便完成輸入偏移約束。 圖1 ISE工具完成系統(tǒng)同步接口的輸入偏移約束設計 另一個非常重要的接口應用是源同步接口的輸入時序分析和約束，如圖2所示。
圖2 源同步接口的時序輸入分析和示意
這是一個典型的源同步系統(tǒng)設計范例，系統(tǒng)時鐘只在發(fā)送器件中使用。源同步系統(tǒng)在發(fā)送器件中重新產(chǎn)生了時鐘，與數(shù)據(jù)一起送出。為了盡可能減小時鐘與數(shù)據(jù)的延時偏差，時鐘線在板子上的布線與數(shù)據(jù)線一致。所以最小周期只取決于接受器件和噪聲干擾，因此源同步系統(tǒng)可以運行在較高的速度下，典型的應用就是DDR接口。因為時鐘是為發(fā)送數(shù)據(jù)重新產(chǎn)生的，所以可能有幾種時鐘對齊的模式。圖3（a）所示是一個理想的邊沿對齊的DDR源同步接口。在這種情況下，第1個數(shù)據(jù)叫做“上升數(shù)據(jù)”，和時鐘上升延是一起開始的；第2個數(shù)據(jù)叫做“下降數(shù)據(jù)”，是和時鐘下降沿一起開始的。因為數(shù)據(jù)和時鐘沿是對齊的，所以這種接口就叫做“邊沿對齊”。因為兩個數(shù)據(jù)在一個時鐘周期內(nèi)發(fā)出，所以這種接口叫做“雙數(shù)據(jù)率接口”（DDR）。圖3（b）所示是一個理想的中間對齊DDR源同步接口，圖中的第1個數(shù)據(jù)叫做“上升數(shù)據(jù)”，在時鐘上升延時之前就開始了，時鐘上升沿正好位于數(shù)據(jù)中間；第2個數(shù)據(jù)叫做“下降數(shù)據(jù)”，在時鐘下降沿之前開始，時鐘下降沿正好位于數(shù)據(jù)中間。因為時鐘沿在數(shù)據(jù)中間，所以叫做“中間對齊”。
圖3 時鐘對齊模式
來源:ks990次
下載文檔
