FPGA器件配置電平和接口標(biāo)準(zhǔn)

時間：2018-06-12 08:35:03

關(guān)鍵字：器件接口標(biāo)準(zhǔn) 電平

手機(jī)看文章

掃描二維碼
隨時隨地手機(jī)看文章

[導(dǎo)讀]Xilinx的所有FPGA器件都基于SRAM的內(nèi)部結(jié)構(gòu)，因此為在每次FPGA加電后開始工作之前必須將配置數(shù)據(jù)加載到器件內(nèi)部的SRAM中，這個過程稱為“配置”。(Configuration)。配置完成之后，F(xiàn)PGA復(fù)位其寄存器，使能各個輸?shù)遁敵?

Xilinx的所有FPGA器件都基于SRAM的內(nèi)部結(jié)構(gòu)，因此為在每次FPGA加電后開始工作之前必須將配置數(shù)據(jù)加載到器件內(nèi)部的SRAM中，這個過程稱為“配置”。(Configuration)。配置完成之后，F(xiàn)PGA復(fù)位其寄存器，使能各個輸?shù)遁敵鲆_，器件即可實現(xiàn)設(shè)計者要求的邏輯功能。

1．配置電平和接口標(biāo)準(zhǔn)

Virtex-4、Virtex-5和Spartan-3系列器件增加和修改了一些與配置有關(guān)的專用引腳，這些專用引腳如下。

(1)VCCAUX輔助電源：在Virtex-4、Virtex-5、Spartan-3及Spartan-3E器件中，Vccaux為2.5 V；在Spartan-3A及Spartan-3ADSP中，Vccaux可以是2.5 V或是3.3 V；在Spartan-3AN中，Vccaux是3.3 Y。

(2)專用控制信號HSWAP EN腳：當(dāng)HSWAP EN為低時，在配置期間所有用戶輸入／輸出(I/0)腳將被上拉(Pull-Up)。默認(rèn)值為高(內(nèi)部上拉)，即配置期間關(guān)閉用戶I/O腳的內(nèi)部上拉功能。

(3)配置時鐘(CCLK)引腳：CCLK引腳根據(jù)配置模式的不同，既可以是輸入，也可以是輸出。

(4)配置完成狀態(tài)輸出(DONE)：當(dāng)DONE為高時，表示成功完成配置；否則為配置失敗。DONE引腳通常需要外部上拉電阻，上拉電阻的大小與所需的驅(qū)動電流有關(guān)，一股情況下為330Ω。

(5)允許配置或配置復(fù)位(PROG_B)信號：低電平有效，即當(dāng)將該引腳拉低后，將復(fù)位內(nèi)部的配置寄存器；當(dāng)恢復(fù)高電平時，開始配置，直到DONE為高結(jié)束配置。

(6)模式控制引腳MO、M1及M2：決定FPGA的配置模式。

(7)邊界掃描模式信號引腳：包括數(shù)據(jù)輸入腳(TDI)、數(shù)據(jù)輸出(TDO)、狀態(tài)和控制(TMS)，以及JTAG方式配置時鐘(TCK)。

這些專用配置和邊界掃描引腳在Virtex-4和Vitex-5的器件中由VCC00供電，在Spartan-3中用VCCAUX輔助電源為這些信號腳提供電源，所以這些配置引腳的上拉應(yīng)該對應(yīng)拉到對應(yīng)的VCCO0和VCCAUX。這些專用配置引腳只能用于器件的配置，不能用于其他目的。

Spartan-3器件的配置還有一些需要注意的地方，專用引腳的處理與上述的相同，但最大允許電流為10 mA。而對于多功能(復(fù)用)的配置引腳，如INIT B、DOUT、BUSY、RDWR B、CS-B及DIN／DO～D7使用時需要特別注意，這些引腳根據(jù)所處的物理位置分別采用Bank4(VCCO-4)和Bank5(VCCO_5)的電源；當(dāng)使用串行模式配置時，其配置的信號引腳僅依靠Bank4(VCCO_4)的電源；當(dāng)使用并行和回讀(Readback)模式時，需要Bank4(VCCO_4)和Bank5(VCCO_5)的電源。因為通常我們的配置接口會是3.3 V，因此如果使用Spartan-3，Spartan-3E的器件的話，為了使這些信號能夠適應(yīng)3.3 V電平的配置環(huán)境，需要增加幾個外部限流電阻，最大為330Ω。為了達(dá)到這個目的，需要對專用配置引腳增加限流電阻，如圖所示。

增加限流電阻參考電路