面向高成品率設(shè)計(jì)的EDA技術(shù)

成品率下滑已成為當(dāng)今納米集成電路設(shè)計(jì)中面臨的最大挑戰(zhàn)之一。如何在研發(fā)高性能IC 同時(shí)保證較高的成品率已成為近年來學(xué)術(shù)界及工業(yè)界關(guān)注的熱點(diǎn)問題。

一 芯片成品率

在電子產(chǎn)品生產(chǎn)中，成品率問題由于與生產(chǎn)成本以及企業(yè)利潤(rùn)直接相關(guān)，一直以來受到業(yè)界的廣泛關(guān)注。如果產(chǎn)品的成品率過低，將會(huì)使生產(chǎn)成本陡然上升，不僅造成企業(yè)利潤(rùn)減少，而且還會(huì)降低產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)力，甚至造成整個(gè)產(chǎn)品項(xiàng)目的失敗。

成品率問題的重要性同樣也體現(xiàn)在作為電子產(chǎn)品及IT 產(chǎn)業(yè)的支撐產(chǎn)業(yè)——集成電路(IC)的設(shè)計(jì)和生產(chǎn)中。而且，在　IC 的設(shè)計(jì)和生產(chǎn)中成品率問題顯得更加突出，這主要與IC 設(shè)計(jì)及制造的特點(diǎn)有關(guān)。首先，集成電路生產(chǎn)工藝十分復(fù)雜，一個(gè)芯片的產(chǎn)生往往要經(jīng)過幾十甚至上百道工藝步驟，生產(chǎn)周期較長(zhǎng)，在整個(gè)制造過程中任何一個(gè)工藝步驟上的偏差都將會(huì)對(duì)產(chǎn)品成品率造成影響。其次，集成電路生產(chǎn)的投資巨大，一條普通生產(chǎn)線往往需上億美元，先進(jìn)生產(chǎn)線的造價(jià)更是驚人。如果流片的成品率過低（30%以下），將缺乏市場(chǎng)競(jìng)爭(zhēng)力，難以付諸批量生產(chǎn)。

成品率問題目前已成為影響IC 設(shè)計(jì)及制造企業(yè)投資風(fēng)險(xiǎn)的關(guān)鍵因素之一。因此，許多IC 開發(fā)項(xiàng)目甚至不惜適當(dāng)降低IC 的性能指標(biāo)來滿足成品率的要求，這樣至少可以使產(chǎn)品進(jìn)入市場(chǎng)收回投資。

近年來，IT 產(chǎn)業(yè)的迅猛發(fā)展，為了追求IT 產(chǎn)品的高性能及便捷性，IC 規(guī)模不斷擴(kuò)大，特征線寬不斷縮小，當(dāng)前國際上CMOS 的主流工藝已由幾年前0.25μm 降至0.10μm 以下。90 納米及60 納米生產(chǎn)線正在成為下一代主流生產(chǎn)線，而成品率下滑已成為當(dāng)今納米集成電路設(shè)計(jì)中面臨的最大挑戰(zhàn)之一。而且，隨著無線產(chǎn)品的大量應(yīng)用，對(duì)帶寬及器件響應(yīng)速度也提出了更高的要求，高性能的射頻集成電路及微波單片集成電路（RFIC、MMIC）的研發(fā)以及新材料、新工藝、新器件的大量采用為IC 設(shè)計(jì)帶來了前所未有的挑戰(zhàn)。這些因素大大增加了IC 制造過程中的不確定性，使得IC 產(chǎn)品的成品率更加難以控制。由于成品率問題的重要性，在當(dāng)前的IC 研發(fā)中，對(duì)成品率問題的考慮已滲透到IC 設(shè)計(jì)制造的各個(gè)階段。如何在研發(fā)高性能IC 同時(shí)保證較高的成品率已成為近年來學(xué)術(shù)界及工業(yè)界關(guān)注的熱點(diǎn)問題。

二 借助EDA 技術(shù)提高成品率

影響IC 成品率的因素有很多，但主要來自兩個(gè)方面:第一是工藝線水平、材料特性及環(huán)境的影響。在IC 制造過程中如果工藝線不穩(wěn)定，將會(huì)導(dǎo)致制造結(jié)果與設(shè)計(jì)的偏差，使成品率降低。同時(shí)，不同材料有著不同的加工工藝，加工難度也不一樣，材料特性也是影響成品率的重要因素。而環(huán)境因素如溫度、濕度等也會(huì)對(duì)IC 的品質(zhì)造成影響，從而引起成品率降低。在工藝方面最突出的就是缺陷對(duì)成品率的影響。缺陷是由于IC 工藝線不穩(wěn)定，使理想的IC 結(jié)構(gòu)發(fā)生變化，如金屬條變形、粉塵顆粒與冗余物的出現(xiàn)等。針對(duì)這些問題主要通過改進(jìn)、調(diào)整工藝線、進(jìn)行工藝過程控制（SPC）來解決。

第二是來自設(shè)計(jì)方面的影響。如果在IC 設(shè)計(jì)中參數(shù)設(shè)計(jì)不合理，則會(huì)導(dǎo)致IC 性能上的缺陷，造成成品率過低。同樣在結(jié)構(gòu)設(shè)計(jì)方面的不合理也會(huì)造成成品率問題。針對(duì)此類問題主要通過改進(jìn)參數(shù)及結(jié)構(gòu)設(shè)計(jì)，增加冗余結(jié)構(gòu)設(shè)計(jì)等方法改善成品率。除了工藝線的調(diào)整與控制需完全在制造階段考慮外，其他有關(guān)成品率問題都可在IC 設(shè)計(jì)階段予以解決或者改善。由于在設(shè)計(jì)階段對(duì)成品率的問題進(jìn)行充分考慮，可以有效避免成品率問題帶來的風(fēng)險(xiǎn)，因此面向高成品率設(shè)計(jì)的EDA 技術(shù)日益受到的重視。

目前，無論在工藝方面還是設(shè)計(jì)方面就利用EDA 技術(shù)提高成品率設(shè)計(jì)提出了許多有效的方法。這些方法主要的目的是解決以下三個(gè)問題：

1.減小設(shè)計(jì)與制造間的誤差。

主要是指由于工藝、材料、環(huán)境等因素的影響造成的誤差，主要通過改進(jìn)工藝線、改善材料及環(huán)境、提高模型精度（建立考慮多種因素的元器件仿真模型）等達(dá)到使設(shè)計(jì)參數(shù)與加工后的參數(shù)基本一致。例如，在超深亞微米工藝下利用統(tǒng)計(jì)學(xué)技術(shù)，通過對(duì)測(cè)試數(shù)據(jù)進(jìn)行統(tǒng)計(jì)學(xué)分析及Monte Carlo 仿真，針對(duì)參數(shù)偏差及失效點(diǎn)（缺陷）的統(tǒng)計(jì)分布特點(diǎn)建立統(tǒng)計(jì)學(xué)模型，以及在此基礎(chǔ)進(jìn)行靈敏度分析、成品率分析、優(yōu)化以有效提高成品率；又如利用OPC（光學(xué)校正）技術(shù)，可對(duì)在光刻過程中產(chǎn)生的與原設(shè)計(jì)不一致的不規(guī)則幾何圖形進(jìn)行校正，以減小與原設(shè)計(jì)的誤差。再如超深亞微米工藝下，隨著頻率提高、特征尺寸減小帶來互連線的各種高頻效應(yīng)，由此產(chǎn)生了信號(hào)完整性等許多復(fù)雜的問題，導(dǎo)致設(shè)計(jì)參數(shù)的偏離。建立有效的互連線模型和實(shí)現(xiàn)互連線網(wǎng)快速模擬，這也是面向高成品率設(shè)計(jì)目前亟待解決的一個(gè)重要問題。

2.成品率估計(jì)。

即在投片生產(chǎn)之前，根據(jù)工藝及設(shè)計(jì)的具體情況，利用EDA 工具對(duì)成品率進(jìn)行預(yù)測(cè)，如果成品率達(dá)不到預(yù)定指標(biāo)，則需采取進(jìn)一步改進(jìn)設(shè)計(jì)、調(diào)整工藝等措施，提高成品率，降低投資風(fēng)險(xiǎn)。如在超大規(guī)模集成電路（VLSI）設(shè)計(jì)中，為了避免工藝缺陷對(duì)成品率的影響，通過對(duì)缺陷的統(tǒng)計(jì)分布情況進(jìn)行分析，從中得出成品率估計(jì)結(jié)果。

3.成品率優(yōu)化。

在成品率較低的情況下，采用一些工具對(duì)成品率結(jié)果進(jìn)行優(yōu)化（主要指對(duì)設(shè)計(jì)的優(yōu)化）。如：設(shè)計(jì)中心法（Design Centering），通過將設(shè)計(jì)參數(shù)值調(diào)整到參數(shù)值分布區(qū)域的中心，以避免工藝中的隨機(jī)擾動(dòng)引起的對(duì)電路性能的影響，從而使成品率提高。

三 常用成品率設(shè)計(jì)算法

目前成品率分析及優(yōu)化的方法大致可分為兩類，一種是數(shù)值方法，根據(jù)電路方程的特點(diǎn)對(duì)成品率進(jìn)行估算及優(yōu)化，具有運(yùn)算速度快、估計(jì)結(jié)果精確的特點(diǎn)，但是其靈活性差，難以應(yīng)用于復(fù)雜電路中；另一種是統(tǒng)計(jì)方法，主要是Monte Carlo 方法及其改進(jìn)方法，這種方法簡(jiǎn)單靈活，可用于復(fù)雜電路的成品率分析及優(yōu)化，但是其準(zhǔn)確性依賴于仿真模型的準(zhǔn)確性及仿真次數(shù)，而且其運(yùn)算效率也與模型的復(fù)雜程度及仿真次數(shù)有關(guān)。

1.數(shù)值方法

基于數(shù)值算法（國外有的文獻(xiàn)也稱之為幾何算法）的成品率分析及優(yōu)化技術(shù)的研究早在上世紀(jì)六七十年代已開展了大量研究，當(dāng)時(shí)主要是針對(duì)電路中的成品率問題及容差分析等問題。隨著集成電路的出現(xiàn)，這些算法大多數(shù)也沿用于集成電路成品率的分析與優(yōu)化中。數(shù)值方法具有運(yùn)行效率高、計(jì)算精確等特點(diǎn)，目前仍在IC 設(shè)計(jì)中具有重要的地位。

基于數(shù)值方法的成品率分析算法的基本原理是：根據(jù)電路設(shè)計(jì)的性能指標(biāo)及電路方程，計(jì)算出可以接受的電路（符合成品指標(biāo)的電路）其設(shè)計(jì)參數(shù)的分布區(qū)域（以下簡(jiǎn)稱可接受區(qū)），然后通過比較可接受區(qū)與電路設(shè)計(jì)參數(shù)在制造過程的誤差范圍的分布區(qū)（簡(jiǎn)稱參數(shù)分布區(qū)），得出對(duì)當(dāng)前設(shè)計(jì)參數(shù)下成品率的估計(jì)值，如果成品率過低，可以通過調(diào)整設(shè)計(jì)參數(shù)值，改變參數(shù)分布區(qū)，以提高成品率（成品率優(yōu)化）。數(shù)值方法的原理雖然簡(jiǎn)單，但是在實(shí)際的電路設(shè)計(jì)中，存在許多問題：一是參數(shù)維數(shù)問題，電路參數(shù)往往多達(dá)幾十甚至上百個(gè)，要分析求解的可接受區(qū)域及參數(shù)分布區(qū)是一個(gè)超橢圓（Hyperellipsoid），隨著電路參數(shù)的增加，電路分析的工作量成幾何指數(shù)增長(zhǎng)，這為成品率的最終分析求解帶來很大困難。二是電路方程的復(fù)雜性，隨著IC 性能指標(biāo)的提高，及新材料、新器件的應(yīng)用，在分析中需考慮的因素也越來越多，如：耦合、色散、趨膚效應(yīng)等，電路方程的求解難度大大增加，這可能導(dǎo)致最終的成品率問題無法求解。當(dāng)然，可以采用一些簡(jiǎn)并公式和簡(jiǎn)化方法進(jìn)行處理，但是這將使成品率分析及優(yōu)化結(jié)果的準(zhǔn)確性（在成品率問題中主要注重準(zhǔn)確性，即結(jié)果與實(shí)際的一致性，而不是精確性，即對(duì)精度要求并不太嚴(yán)格）大打折扣。三是響應(yīng)函數(shù)的形狀問題，在成品率優(yōu)化中，目前主要采用牛頓法、最小二乘法及其改進(jìn)算法等，針對(duì)響應(yīng)函數(shù)呈凸?fàn)顣r(shí)，可以較快收斂，得到優(yōu)化結(jié)果，而不適用于響應(yīng)函數(shù)呈凹狀的情況。目前在成品率分析及優(yōu)化中常用的算法有線性切割法、單純形逼近法、模擬退火法、拉丁方法、橢圓法（Ellipsoidal technique ）等。

近年來，由于IC 技術(shù)的飛速發(fā)展，依靠純數(shù)值方法進(jìn)行成品率的分析與優(yōu)化方法，特別是在遇到高階微分方程求解及物理效應(yīng)分析時(shí)，已經(jīng)力不從心，在許多應(yīng)用中受到了限制。隨著計(jì)算機(jī)技術(shù)的發(fā)展，建模仿真技術(shù)的大量應(yīng)用，基于統(tǒng)計(jì)學(xué)技術(shù)的IC 成品率分析優(yōu)化工具逐漸成為現(xiàn)在EDA 中的主流成品率工具。

2.統(tǒng)計(jì)學(xué)方法（統(tǒng)計(jì)設(shè)計(jì)方法）

基于統(tǒng)計(jì)學(xué)的成品率分析及優(yōu)化算法（在有的文獻(xiàn)中稱之為統(tǒng)計(jì)設(shè)計(jì)方法）的核心是蒙特卡羅（Monte Carlo ）方法。蒙特卡羅方法又稱為計(jì)算機(jī)隨機(jī)模擬方法，是一種基于“隨機(jī)數(shù)”的計(jì)算方法。這一方法源于美國在第一次世界大戰(zhàn)中研制原子彈的“曼哈頓計(jì)劃”。該計(jì)劃的主持人之一，數(shù)學(xué)家馮·諾伊曼用馳名世界的賭城——摩納哥的Monte Carlo ——來命名這種方法，為它蒙上了一層神秘色彩。其實(shí)Monte Carlo 方法的基本思想很早以前就被人們所發(fā)現(xiàn)和利用，早在17 世紀(jì)，人們就知道用事件發(fā)生的“頻率”來決定事件的“概率”。19 世紀(jì)人們用投針試驗(yàn)的方法來決定圓周率л。上世紀(jì)40 年代電子計(jì)算機(jī)的出現(xiàn)，特別是近年來高速電子計(jì)算機(jī)的出現(xiàn)，使得用數(shù)學(xué)方法在計(jì)算機(jī)上大量、快速地模擬這樣的試驗(yàn)成為可能。

科技計(jì)算中的問題比這要復(fù)雜得多。比如金融衍生產(chǎn)品（期權(quán)、期貨、掉期等）的定價(jià)及交易風(fēng)險(xiǎn)估算，問題的維數(shù)（即變量的個(gè)數(shù)）可能高達(dá)數(shù)百甚至數(shù)千。對(duì)這類問題，難度隨維數(shù)的增加呈指數(shù)增長(zhǎng)，這就是所謂的“維數(shù)的災(zāi)難（Course Dimensionality）”，傳統(tǒng)的數(shù)值方法難以對(duì)付(即使使用速度最快的計(jì)算機(jī))。Monte Carlo 方法能很好地用來對(duì)付維數(shù)的災(zāi)難，因?yàn)樵摲椒ǖ挠?jì)算復(fù)雜性不再依賴于維數(shù)。從而使得以前那些本來是無法計(jì)算的問題現(xiàn)在也能夠得到解決。以前，有許多電路成品率方法是建立在非線性規(guī)劃的基礎(chǔ)上的，如:線性切割法、單純形逼近法等。這些方法將成品率問題轉(zhuǎn)化為求解約束極值問題，雖然在數(shù)學(xué)模型建立方面相對(duì)比較簡(jiǎn)單，但是計(jì)算上十分繁復(fù)。隨著電路產(chǎn)品規(guī)模的擴(kuò)大，參與計(jì)算的電路參數(shù)越來越多，約束函數(shù)越來越復(fù)雜，這些方法已不適于電路成品率的計(jì)算。

隨著計(jì)算機(jī)技術(shù)的迅速發(fā)展，在上個(gè)世紀(jì)六七十年代出現(xiàn)了一種新的電路成品率分析方法——蒙特卡羅成品率分析方法。這種方法根據(jù)蒙特卡羅方法的基本思想，通過計(jì)算機(jī)隨機(jī)模擬來計(jì)算電路產(chǎn)品的成品率，對(duì)于規(guī)模較大且比較復(fù)雜的電路可在較短的時(shí)間內(nèi)得出分析結(jié)果，從而大大地提高了電路成品率分析的效率。蒙特卡羅成品率分析方法至今仍然是一種普遍應(yīng)用的電路成品率分析方法。

按蒙特卡羅法求出的成品率僅為實(shí)際成品率的近似統(tǒng)計(jì)估值，而且這一近似統(tǒng)計(jì)估值與參數(shù)抽樣規(guī)模的大小有關(guān)。抽樣規(guī)模越大，統(tǒng)計(jì)估值越精確。一般，為獲得合理的估值，需要進(jìn)行上百次乃至千次試驗(yàn)。這對(duì)大規(guī)模電路網(wǎng)絡(luò)來說，電路分析所花費(fèi)的計(jì)算成本是相當(dāng)可觀的，這一點(diǎn)往往限制了蒙特卡羅法的應(yīng)用范圍。單純應(yīng)用蒙特卡羅法得不到最佳成品率、最佳額定參數(shù)及最佳容差。盡管如此，在電路的統(tǒng)計(jì)設(shè)計(jì)中，蒙特卡羅法仍是一個(gè)最基本的方法，并且具有顯著的優(yōu)點(diǎn)，如：雖然計(jì)算精度與抽樣規(guī)模成平方關(guān)系，但抽樣規(guī)模與待求參數(shù)的數(shù)量無關(guān)；方法本身比較簡(jiǎn)單，易于編程；蒙特卡羅法與產(chǎn)品的可接受區(qū)的形狀即是否為凸域無關(guān)，這對(duì)于將此方法應(yīng)用到成品率的最優(yōu)化問題無疑是一優(yōu)點(diǎn)。由于上述優(yōu)點(diǎn)，蒙特卡羅法至今在電路統(tǒng)計(jì)設(shè)計(jì)中仍然是被人們普遍應(yīng)用的、強(qiáng)有力的方法。

基于蒙特卡羅方法的成品率算法的基本原理：首先根據(jù)電路中參數(shù)的特點(diǎn)對(duì)參數(shù)分布情況進(jìn)行假設(shè)（一般是具有特定參數(shù)的正態(tài)分布），利用計(jì)算機(jī)偽隨機(jī)數(shù)算法產(chǎn)生一批服從于假設(shè)分布的樣本點(diǎn)，將樣本點(diǎn)值代入電路仿真模型，進(jìn)行電路仿真，通過比較仿真結(jié)果與預(yù)定的成品合格指標(biāo)，對(duì)合格樣本點(diǎn)進(jìn)行統(tǒng)計(jì)，那么合格樣本點(diǎn)數(shù)與總樣本點(diǎn)數(shù)的比值就是成品率的估計(jì)值。

雖然蒙特卡羅方法原理比較簡(jiǎn)單，但是在實(shí)際應(yīng)用中需要解決以下幾個(gè)關(guān)鍵問題：

2.1.假設(shè)分布與實(shí)際分布的一致性。

由于電路參數(shù)的實(shí)際分布需要通過大量的測(cè)試才能獲得，所以在實(shí)際應(yīng)用中往往采用假設(shè)分布代替實(shí)際分布，那么假設(shè)分布狀況與實(shí)際分布的偏差大小成為成品率估計(jì)準(zhǔn)確性的關(guān)鍵。而且實(shí)際應(yīng)用中往往采用改進(jìn)算法，這些算法大多根據(jù)假設(shè)的分布情況進(jìn)行推導(dǎo)，以減少仿真次數(shù)。如果假設(shè)分布與實(shí)際分布之間差別較大，可能使最終成品率估計(jì)結(jié)果出現(xiàn)錯(cuò)誤。

2.2.仿真次數(shù)。

目前在一般的基于蒙特卡羅的成品率分析中仿真次數(shù)為200 次～2000 次。由于蒙特卡羅方法的精度與仿真次數(shù)的平方成正比，也就是說仿真次數(shù)越多，成品率估計(jì)越準(zhǔn)確。然而，隨著仿真次數(shù)的增加，整個(gè)成品率分析的時(shí)間大大增加。尤其是針對(duì)比較復(fù)雜的電路，仿真一次時(shí)間較長(zhǎng)，可能造成一次成品率分析需要幾天的時(shí)間，這為后面的成品率改進(jìn)工作帶來極大的不便。仿真次數(shù)問題是影響成品率分析算法性能的關(guān)鍵問題，目前主要從兩個(gè)方面解決，一是通過設(shè)計(jì)抽樣策略，通過對(duì)挑選具有參數(shù)分布特征的樣本點(diǎn)進(jìn)行仿真，以減少仿真次數(shù)，如：系統(tǒng)抽樣法、重要抽樣法等。另一種方法通過減少單次仿真時(shí)間來提高成品率分析效率，主要是根據(jù)電路的仿真模型的特征，構(gòu)建快速模型代替原模型進(jìn)行仿真，如：采用人工神經(jīng)網(wǎng)絡(luò)方法、模糊邏輯方法、統(tǒng)計(jì)模型等。

2.3.模型精確性問題。

EDA 工具是建立在電路元器件模型的基礎(chǔ)上的，模型的精確性直接影響到仿真結(jié)果的精確性，同樣在成品率分析中，如果模型精度較差，則會(huì)造成分析結(jié)果不準(zhǔn)確，甚至是錯(cuò)誤的結(jié)果。

由于統(tǒng)計(jì)設(shè)計(jì)方法具有不受電路特征限制、方法簡(jiǎn)單靈活、計(jì)算準(zhǔn)確等特點(diǎn)，已成為面向高成品率設(shè)計(jì)EDA 技術(shù)中的重要組成部分，當(dāng)前許多國際上著名的大型EDA 工具軟件如：Agilent ADS、Cadence、Synopsys 等都集成了專門的統(tǒng)計(jì)學(xué)工具包或統(tǒng)計(jì)設(shè)計(jì)工具模塊，以滿足高成品率設(shè)計(jì)的要求。隨著集成電路技術(shù)的發(fā)展，設(shè)計(jì)難度的增大，基于統(tǒng)計(jì)設(shè)計(jì)方法的面向高成品率設(shè)計(jì)EDA 技術(shù)將在IC 設(shè)計(jì)中具有更好的用武之地。

四 發(fā)展前景

隨著IC 研發(fā)及制造企業(yè)的競(jìng)爭(zhēng)日趨激烈，成品率問題作為影響企業(yè)經(jīng)濟(jì)效益的關(guān)鍵因素，已成為IC 設(shè)計(jì)及制造企業(yè)提高產(chǎn)品市場(chǎng)競(jìng)爭(zhēng)力的重要砝碼。目前在許多大型的IC 設(shè)計(jì)及制造企業(yè)配有專門的成品率團(tuán)隊(duì)。而且出現(xiàn)了許多以解決成品率問題的集成電路設(shè)計(jì)服務(wù)公司。如PDF Solutions 公司就是一家專為晶圓廠和代工廠提供成品率優(yōu)化解決方案的供應(yīng)商，而且目前正有意向EDA 領(lǐng)域拓展，并推出了一種工具pDfx，它可在數(shù)字IC 設(shè)計(jì)過程的物理綜合階段改善設(shè)計(jì)并提高成品率，預(yù)計(jì)該軟件的年使用費(fèi)為15 萬美元。

EDA 工具開發(fā)方面更是掀起一股熱潮，自2002 年以來幾乎每年都有新的成品率EDA 工具發(fā)布，如：2003 年ChipMD 公司推出成品率優(yōu)化工具軟件DesignMD ，可根據(jù)加工數(shù)據(jù)統(tǒng)計(jì)和操作條件調(diào)整模擬/混合信號(hào)器件晶體管的尺寸，使成品率提高30% ，性能提高50%。該軟件可運(yùn)行在Unix 和Linux 平臺(tái)下，其一年使用期的定價(jià)為5 萬美元。而且近年來許多老牌的EDA 公司Cadence 、Synopsys 等也紛紛推出成品率優(yōu)化工具包，如：Cadence 公司推出的Encounter Diagnostics 工具，Silvaco 公司推出的SPayn 等。而且值得一提是一些小型EDA 公司單純以DFY(Design for Yield) 統(tǒng)計(jì)設(shè)計(jì)工具為產(chǎn)品，取得十分喜人的市場(chǎng)業(yè)績(jī)，如：ZKOM 公司的Crystal Yield, ChipMD 公司的DesignMD 等，由此可見基于統(tǒng)計(jì)技術(shù)的DFY 技術(shù)備受業(yè)界推崇，而且統(tǒng)計(jì)DFY-EDA 具有較好的市場(chǎng)前景。面向高成品率設(shè)計(jì)的EDA 工具已成為EDA 軟件業(yè)一個(gè)新的增長(zhǎng)點(diǎn)。

目前國內(nèi)在這方面已開展了相當(dāng)多的研究，如西安電子科技大學(xué)在缺陷導(dǎo)致的IC 功能成品率問題方面的研究、浙江大學(xué)在利用光學(xué)校正技術(shù)（OPC）改善IC 成品率的研究等都取得較好的成果。但是由于我們國內(nèi)EDA 軟件產(chǎn)業(yè)發(fā)展起步較晚，目前國內(nèi)具有自主知識(shí)產(chǎn)權(quán)的商用面向高成品率設(shè)計(jì)的EDA 工具尚不多見。我國集成電路產(chǎn)業(yè)正處于高速發(fā)展階段，當(dāng)前進(jìn)一步開展面向高成品率設(shè)計(jì)的EDA 技術(shù)研究以及完善EDA 工具軟件的研制對(duì)提升我國集成電路技術(shù)水平及IC 設(shè)計(jì)制造企業(yè)競(jìng)爭(zhēng)力具有十分重要的意義，而且對(duì)我國EDA 軟件產(chǎn)業(yè)的發(fā)展也具有巨大的推動(dòng)作用。

來源:ks990次