用MAX＋PLUSⅡ開(kāi)發(fā)Altera CPLD

【摘　要】介紹利用MAX＋PLUSⅡ軟件對(duì)Altera公司的CPLD進(jìn)行圖形設(shè)計(jì)、編譯以及在系統(tǒng)編程的基本方法和步驟。

【關(guān)鍵詞】MAX＋PLUSⅡ軟件,CPLD,在線編程

1　引　言
Altera公司是世界三大CPLD／FPGA廠家之一,它的器件能達(dá)到最高的性能和集成度,不僅僅因?yàn)椴捎昧讼冗M(jìn)的工藝和全新的邏輯結(jié)構(gòu),還在于它提供了現(xiàn)代化的設(shè)計(jì)工具——MAX＋PLUSⅡ可編程邏輯開(kāi)發(fā)軟件,該軟件是Altera公司推出的第三代PLD開(kāi)發(fā)系統(tǒng)。它提供了一種與結(jié)構(gòu)無(wú)關(guān)的設(shè)計(jì)環(huán)境,使Altera CPLD設(shè)計(jì)者能方便地進(jìn)行設(shè)計(jì)輸入、快速處理和器件編程。MAX＋PLUSⅡ提供了全面的邏輯設(shè)計(jì)能力,包括電路圖、文本和波形的設(shè)計(jì)輸入以及編譯、邏輯綜合、仿真和定時(shí)分析以及器件編程等諸多功能。特別是在原理圖輸入等方面,MAX＋PLUSⅡ被公認(rèn)為是最易使用、人機(jī)界面最友好的PLD開(kāi)發(fā)軟件。MAX＋PLUSⅡ可以開(kāi)發(fā)除APEX20K以外的任何CPLD／FPGA。
2　Altera CPLD器件的開(kāi)發(fā)
MAX＋PLUSⅡ由設(shè)計(jì)輸入、設(shè)計(jì)處理、設(shè)計(jì)校驗(yàn)和器件編程等四部分組成,用它開(kāi)發(fā)Altera CPLD器件的具體過(guò)程如下：
2．1　圖形輸入
利用MAX＋PLUSⅡ軟件進(jìn)行邏輯設(shè)計(jì)的輸入方法有原理圖輸入、文本輸入和其它EDA tool生成的EDIF網(wǎng)表輸入,其中原理圖設(shè)計(jì)輸入最為直接,且容易實(shí)現(xiàn)仿真、便于電路調(diào)整,是一種常用的方式。其步驟為：
（1）指定設(shè)計(jì)項(xiàng)目名稱(chēng)。啟動(dòng)MAX＋PLUSⅡ后,在File菜單中選Project Name,鍵入設(shè)計(jì)項(xiàng)目名,點(diǎn)OK按鈕后MAX＋PLUSⅡ的標(biāo)題條將顯示新的項(xiàng)目名字;
（2）建立新文件。在File菜單中選New,選Graphic Editor,然后按下OK按鈕,會(huì)出現(xiàn)一個(gè)圖形編輯窗口;
（3）輸入圖元、74系列符號(hào)和宏功能符號(hào)。在圖形編輯窗口的空白處單擊鼠標(biāo)右鍵,選EnterSymbol,在Symbol Libraries框中選…＼maxplus2＼max2lib＼prim路徑,再找到所需的圖元（如兩輸入與門(mén)and2）,雙擊后圖元會(huì)出現(xiàn)在圖形編輯窗中;同理在…＼maxplus2＼max2lib＼mf路徑中可輸入所需的74系列符號(hào)（如74373）;在…＼maxplus2＼max2lib＼mega__lpm路徑中可輸入所需的LPM符號(hào)如lpm__mult);
（4）連線。將鼠標(biāo)移至一個(gè)端口處,此時(shí)鼠標(biāo)指示符自動(dòng)變?yōu)椤埃毙螤?然后按住鼠標(biāo)拖至待連的另一個(gè)端口,放開(kāi)左鍵即畫(huà)好一條線;
（5）放置輸入輸出引腳。在圖形編輯窗口的空白處單擊鼠標(biāo)右鍵,選Enter Symbol,在SymbolName框中鍵入input或output,則輸入或輸出符號(hào)會(huì)出現(xiàn)在圖形編輯窗中。
（6）為引腳和引線命名。在INPUT或OUTPUT引腳的PIN__NAME處雙擊鼠標(biāo)左鍵,然后輸入指定的名字即可;選中需命名的引線（單擊后引線變高亮）,可為引線命名;
（7）保存文件。在File菜單中選Save（或Save As重新命名）可保存文件。
2．2　項(xiàng)目編譯
MAX＋PLUSⅡ編譯器可以檢查項(xiàng)目中的錯(cuò)誤并進(jìn)行邏輯綜合,將項(xiàng)目最終設(shè)計(jì)結(jié)果加載到Altera器件中去,并為模擬和編程產(chǎn)生輸出文件。主要工作有：
（1）選擇器件。在Assign菜單內(nèi)選Device項(xiàng),出現(xiàn)Device對(duì)話(huà)框,在Device Family框選某一器件,比如要選MAX7000S系列84腳PLCC封裝6ns的7128S器件,可在Device框選EPM7128SLC84－6;
（2）分配引腳。通常編譯器可自動(dòng)對(duì)項(xiàng)目進(jìn)行引腳分配,但也可以人為分配引腳,方法是在AssignMenu菜單中選Pin／Location／Chip,然后在NodeName框內(nèi)輸入引腳名,在Chip Resource框內(nèi)選引腳號(hào),按下Add按鈕,按下OK按鈕即可。
（3）打開(kāi)編譯器窗口。在MAX＋PLUSⅡ菜單中選Compiler,會(huì)出現(xiàn)編譯器窗口;
（4）運(yùn)行編譯器。在編譯器窗口中點(diǎn)擊Start按鈕,就開(kāi)始對(duì)所要的編譯項(xiàng)目進(jìn)行處理。如有錯(cuò)誤信息,可用鼠標(biāo)選中該錯(cuò)誤,并按下Locate按鈕,從而找到錯(cuò)誤位置并改正。
2．3　閱讀報(bào)告文件
編譯完成后,可雙擊編譯器窗口中的報(bào)告文件（＊．rpt）圖標(biāo),打開(kāi)文本編輯器,可看到器件一覽表、項(xiàng)目編譯信息、文本層次結(jié)構(gòu)以及資源使用、邏輯單元互連等情況。
2．4　觀察試配結(jié)果
在MAX＋PLUSⅡ菜單中選Floorplan Editor,會(huì)出現(xiàn)底層圖編輯器窗口,在這里可觀察到器件封裝的所有引腳以及它們的功能（器件視圖）,同時(shí)可觀察到所有LAB及其單個(gè)邏輯單元（邏輯陣列塊視圖）,如有必要,還可編輯修改當(dāng)前的分配。
2．5　在線編程
一個(gè)項(xiàng)目在設(shè)計(jì)輸入和編譯完成后,就可對(duì)器件編程了。這里選用并口下載電纜ByteBlaster的JTAG模式進(jìn)行在線編程。ByteBlaster下載電纜包括與PC機(jī)并口相連的25針陽(yáng)性插座頭、與PCB板相連的10針插頭和25針到10針的變換電路。ByteBlaster的25針插座頭和10針插頭的連線定義見(jiàn)表1。
圖1是ByteBlaster的數(shù)據(jù)變換電路,它實(shí)際上是由一片74244和7個(gè)33Ω的電阻組成的電路,可自行焊接制作。

對(duì)器件在線編程的步驟如下：
（1）編譯一個(gè)項(xiàng)目。用MAX＋PLUSⅡ的編譯器產(chǎn)生用于MAX器件的編程目標(biāo)文件（＊．pof）;
（2）連線。將ByteBlaster電纜的25針插座頭一端與微機(jī)的并行口相連,另一端10針插頭與裝有可編程邏輯器件的PCB板上的陽(yáng)極插座相連,見(jiàn)圖2。PCB板還為ByteBlaster電纜提供＋5V電源。
（3）設(shè)置編程方式。在Option菜單中選Hardware Setup,會(huì)出現(xiàn)Hardware Setup窗口,在Hardware Type框中選ByteBlaster,并指定使用并行口（LPT1）,按OK按鈕;
（4）編程。在MAX＋PLUSⅡ菜單中選Programmer,會(huì)打開(kāi)編程器窗口,點(diǎn)擊Program按鈕即開(kāi)始對(duì)器件進(jìn)行編程。
3　結(jié)束語(yǔ)
采用MAX＋PLUSⅡ軟件開(kāi)發(fā)CPLD,設(shè)計(jì)速度是很快的,對(duì)于一個(gè)幾千門(mén)的電路,從設(shè)計(jì)輸入到器件編程完畢、用戶(hù)拿到設(shè)計(jì)好的邏輯電路,大約只需幾小時(shí),而設(shè)計(jì)處理一般在數(shù)分鐘內(nèi)可完成。此外,使用MAX＋PLUSⅡ的設(shè)計(jì)者無(wú)需精通器件內(nèi)部的復(fù)雜結(jié)構(gòu),利用并口下載電纜ByteBlaster的JTAG模式又可進(jìn)行在系統(tǒng)編程,這給電路設(shè)計(jì)人員提供了一種快速高效的電路設(shè)計(jì)方法和花費(fèi)極低的編程手段,因而帶來(lái)極大方便。