基于PADS2004的高速PCB設(shè)計(jì)方案

　　1 引言

　　隨著IC工藝的提高，從幾百兆赫到幾千兆赫的處理器已經(jīng)非常普及，以往的低速PCB設(shè)計(jì)方法已完全不能滿足日益增長信息化發(fā)展的需要.利用EDA工具分析解決高速設(shè)計(jì)所而臨的問題是一種有效辦法。在設(shè)計(jì)的過程中，由EDA工具對輸入器件模型數(shù)據(jù)進(jìn)行分析，將結(jié)果直接反給設(shè)計(jì)者，設(shè)計(jì)者根據(jù)反饋信息對設(shè)計(jì)進(jìn)行修改完善.從而縮短了開發(fā)周期，避免了人力、財(cái)力的浪費(fèi)。

　　2 系統(tǒng)組成

　　本試驗(yàn)平臺采用Motorola 公司的Dragonball系列芯片中的MC9328MX1，其CPU時(shí)鐘速度200MHz；SDRAM采用了SUMSUNG公司的同步 K4S281632E，時(shí)鐘速度100MHz以上。由于地址總線和數(shù)據(jù)總線的布線密度比較大，速度較高，系統(tǒng)對信號完整性要求較高，因此采用MENTOR 公司的PADS2004設(shè)計(jì)軟件，它將原理圖設(shè)計(jì)、PCB Layout和高速仿真分析集成于一體，可以解決在PCB設(shè)計(jì)中存在的信號完整性、串?dāng)_等問題，大大提高了設(shè)計(jì)成功率。

　　系統(tǒng)沒計(jì)中最關(guān)鍵走線的是SDRAM與MC9328MX1之間的連接走線，它們的信號完整性直接影響著系統(tǒng)能否正常工作。PCB設(shè)計(jì)中，采用 PADS2004軟件的高速仿真工具HyperLynx進(jìn)行仿真，HyperLynx包括LineSim和BoardSim 兩部分，其中LineSim是布線前仿真工具，而BoardSim是布線后仿真工具。仿真模型采用IBIS模型，IBIS模型采用I/V和V/T表的形式來描述數(shù)字集成電路I/O單元和引腳的特性。由于IBIS模型無需描述I/O單元的內(nèi)部設(shè)計(jì)和晶體管制造參數(shù)，因而受到半導(dǎo)體廠商的歡迎和支持，現(xiàn)在各主要數(shù)字集成電路制造商都能在提供芯片的同時(shí)提供相應(yīng)的IBIS模型。

　　3 系統(tǒng)設(shè)計(jì)

　　3.1 電源分配

　　高速系統(tǒng)板設(shè)計(jì)中電源層的網(wǎng)絡(luò)分配很重要。在PCB布線方面，PCB板首先要考慮電源的完整性，它直接影響最終PCB板的信號完整性。很多情況下，影響信號畸變的主要原因是電源系統(tǒng)，例如去耦電容設(shè)計(jì)不好，地層設(shè)計(jì)不合理，電流分配不均勻，地彈噪聲太大，回路影響很嚴(yán)重等。

　　由于電源層是通過整個(gè)金屬層來分配電源，其電源阻抗很小，所以電源噪聲也比總線式小得多，因此設(shè)計(jì)時(shí)將電源單獨(dú)作為一層。

　　為了消除電源噪聲，在電路板的電源輸入上放置一個(gè)47uF電容，用來消除低頻噪聲。在板子上的每個(gè)有源器件的電源引腳和接地引腳上放置一個(gè)0.1uF高頻濾波電容來濾除線路高頻噪聲。濾波電容應(yīng)盡量接近電源引腳，使電源引腳到濾波電容的走線最短來取得最好的濾波效果。

　　3.2 時(shí)鐘設(shè)計(jì)

　　時(shí)鐘設(shè)計(jì)在PCB設(shè)計(jì)中是很重要的一部分，通過規(guī)劃時(shí)鐘線，使得時(shí)鐘線的連線遠(yuǎn)離其它的信號線，時(shí)鐘在跟地層相鄰的信號層上走，走線盡量在一層走，不要穿越多層。時(shí)鐘線和其它數(shù)據(jù)、地址線之間的距離應(yīng)該滿足3W原則(繞線的間距要兩倍于線寬)。時(shí)鐘連線盡量短，并且加上地線保護(hù)。為了保證時(shí)鐘信號的完整性，時(shí)鐘的輸出串接一個(gè)33歐姆左右的端接電阻。

　　3.3 關(guān)鍵信號與非關(guān)鍵信號

　　在仿真分析前，先對系統(tǒng)中的信號進(jìn)行劃分，劃分為關(guān)鍵信號與非關(guān)鍵信號。劃分的原則主要是根據(jù)器件驅(qū)動沿速率快慢、工作頻率的高低與信號線長度等條件進(jìn)行劃分，當(dāng)然還應(yīng)依實(shí)際的設(shè)計(jì)而定。

　　在本系統(tǒng)中，關(guān)鍵信號有：時(shí)鐘信號；CPU與SDRAM、CPU與FLASH等存儲器的數(shù)據(jù)線、地址線以及讀寫等控制信號線。其中最關(guān)鍵的是SDRAM與 MC9328MX1之間的連接走線，它們的信號完整性好壞直接影響著MC9328MX1能否將數(shù)據(jù)正確存取于SDRAM 中。

　　4 仿真分析與結(jié)果

　　4.1 LineSim仿真

　　在原理圖完成之后即可進(jìn)行布線前信號完整性仿真，在這里使用HyperLynx的布局前分析工具LineSim完成布線前仿真。LineSim用在布線設(shè)計(jì)以前約束布線和各層的參數(shù)、設(shè)置時(shí)鐘的布線拓?fù)浣Y(jié)構(gòu)、選擇元器件的速率、診斷并避免信號完整性、電磁輻射等問題。

　　LineSim進(jìn)行布線前仿真是很方便的，將廠商提供的IBIS模型添加到相應(yīng)的模型庫中，在LineSim原理圖中將驅(qū)動端，接受端以及它們之間的連線方式設(shè)置好，就可以進(jìn)行仿真了。LineSim還提供了對仿真結(jié)果一些建議，如連線的拓?fù)浣Y(jié)構(gòu)、連線的長度、端接電阻和電容的數(shù)值是否匹配等。

　　通過在布線之前信號完整性分析對布局進(jìn)行指導(dǎo)，對邏輯器件的類型進(jìn)行選擇，決定哪些信號需要端接，以及采用何種端接方法及端接電阻的阻值大小。圖1是在工作頻率為100 MHz時(shí)數(shù)據(jù)線D0添加33歐姆的并聯(lián)電阻端接前與端接后信號完整性分析的不同結(jié)果，可以看出在端接后明顯消除了上沖與下沖，且振蕩也大幅度地減小了

圖1 數(shù)據(jù)線D0仿真波形

4.2 BoardSim仿真

在布線前信號完整性仿真指導(dǎo)下完成布局布線之后，還可能存在一些信號完整性問題，如相鄰線網(wǎng)之間的串?dāng)_、EMC等，所以需要進(jìn)行布線后的信號完整性仿真，對完成布線后的設(shè)計(jì)進(jìn)行進(jìn)一步的分析。在這里使用HyperLynx的布局后分析工具BoardSim完成信號完整性分析。BoardSim用于布線以后快速地分析設(shè)計(jì)中的信號完整性、電磁兼容性和串?dāng)_問題，生成串?dāng)_強(qiáng)度報(bào)告，區(qū)分并解決串?dāng)_問題。

　　對于某一網(wǎng)絡(luò)，像LineSim一樣，BoardSim可以進(jìn)行單獨(dú)仿真，BoardSim還可以進(jìn)行串?dāng)_仿真，相互耦合干擾的網(wǎng)絡(luò)仿真結(jié)束后顯示為白色。通過進(jìn)行串?dāng)_仿真，可以很方便的找出相互干擾的網(wǎng)絡(luò)，通過改變網(wǎng)絡(luò)的間距或者是減小介質(zhì)層厚度可以減小串?dāng)_。

　　對于整個(gè)pcb板，BoardSim可以進(jìn)行快速仿真和詳細(xì)仿真，快速仿真，可以高效地分析PCB板，查找信號完整性和EMC等問題；詳細(xì)仿真提供了更具體的報(bào)告信息，針對一個(gè)網(wǎng)絡(luò)上的每個(gè)接收端IC的Pin、詳細(xì)的過沖、最小/最大IC Pin的延遲和極限域值等。仿真結(jié)果以文本型式輸出，這是一個(gè)很完整的分析報(bào)告，可以通過關(guān)鍵字“find warning”和“find warning(severe)”來找警告位置，該位置就是可能會出現(xiàn)信號完整性或者是EMC問題的地方。

　　根據(jù)布線后信號完整性仿真的仿真結(jié)果，通過改變端接方式與具體阻值即在驅(qū)動端添加不同阻值的串聯(lián)端接、在負(fù)載端添加不同阻值的并聯(lián)端接、調(diào)整端接的位置、修改走線的拓?fù)浣Y(jié)構(gòu)、調(diào)整板層間的介質(zhì)厚度等方法進(jìn)行反復(fù)的修改與仿真驗(yàn)證，將各種信號完整性問題限制在可接受的范圍之內(nèi)。

　　圖2為數(shù)據(jù)線D0產(chǎn)生的電磁輻射仿真圖，圖中曲線1與曲線2分別代表歐洲以及美國的規(guī)定輻射容限，垂直條為數(shù)據(jù)線D0在不同頻率下產(chǎn)生的輻射分貝值，從圖中可以看出，數(shù)據(jù)線Do產(chǎn)生的輻射均低于歐洲和美國所規(guī)定的輻射容限，符合要求。

　　4.3 實(shí)際結(jié)果分析

　　PCB制版后，為了測試PCB的性能和信號完整性，將MC9328MX1和SDRAM的運(yùn)行速度設(shè)置在最高頻率100MHz，測試其時(shí)鐘線、地址線和數(shù)據(jù)線的波形，圖3為數(shù)據(jù)線D0在最高頻率100MHz下的波形圖。比較圖1可以看出，當(dāng)SDRAM運(yùn)行于100MHz時(shí)數(shù)據(jù)線的波形較好，證明仿真的結(jié)果是可信的。由此，系統(tǒng)平臺中MC9328MX1與SDRAM之間的數(shù)據(jù)傳輸可以達(dá)到其傳輸?shù)淖罡咝阅?。從而?yàn)證了HyperLynx仿真軟件對信號完整性和 EMC分析的正確性。

　　5 結(jié)束語

　　隨著數(shù)字器件切換速度的逐步提高，信號完整性、串?dāng)_EMC分析對于設(shè)計(jì)成功的高速PCB設(shè)計(jì)而言越來越重要。在設(shè)計(jì)早期和設(shè)計(jì)期間進(jìn)行信號完整性，串繞和 EMC分析問題有利于為PCB布線產(chǎn)生約束條件；避免昂貴的PCB返工，節(jié)省了大量的時(shí)間。在本設(shè)計(jì)中，借助基于IBIS模型和HyperLynx仿真工具進(jìn)行信號完整性仿真分析，解決了許多信號完整性問題，避免了因信號完整性問題可能帶來的重復(fù)制板，縮短了設(shè)計(jì)周期。