高速PCB設(shè)計(jì)仿真講座二十七

4.3 源同步接口仿真過(guò)程 源同步技術(shù)是指數(shù)據(jù)和時(shí)鐘/鎖存并行傳輸。由于源同步接口信號(hào)工作在“相對(duì)”的時(shí)鐘系統(tǒng)下，這樣對(duì)全局系統(tǒng)時(shí)鐘的skew要求就可降低，在時(shí)序方程中就不需要flight time（飛行時(shí)間）這一變量，傳輸速率主要由數(shù)據(jù)和時(shí)鐘/鎖存信號(hào)間的skew決定，這樣可以系統(tǒng)達(dá)到更高的傳輸速率。 源同步技術(shù)特點(diǎn)： l 時(shí)鐘/鎖存信號(hào)與數(shù)據(jù)一起傳送。 l 源同步技術(shù)中，接收端的建立和保持時(shí)間、skew決定了接口速度的極限，而走線長(zhǎng)、Tco、器件本身的快慢不是影響接口速度的因素。影響速度的最主要因素是數(shù)據(jù)與時(shí)鐘/鎖存信號(hào)之間的skew，因此對(duì)數(shù)據(jù)和時(shí)鐘/鎖存信號(hào)間skew的約束是仿真中最主要做的工作。 l 迄今為止，每個(gè)源同步總線設(shè)計(jì)使用不同的方法，這就要求仿真環(huán)境必須能靈活適應(yīng)每種要求，Cadence的Sigxp工具提供自定義測(cè)量（Custom Measurement）這一功能。需要注意的是測(cè)量數(shù)據(jù)信號(hào)相對(duì)與時(shí)鐘/鎖存信號(hào)的skew，而不是相對(duì)于主時(shí)鐘；另外常常需要測(cè)量到die pad，把封裝的影響因素考慮進(jìn)去。 l 源同步接口一般速率高，這樣碼間干擾（ISI）就比較嚴(yán)重，所以經(jīng)常會(huì)用到偽隨機(jī)碼序列來(lái)模擬各種碼型的組合。在Sigxp中，可以通過(guò)設(shè)置Stimuli為Custom來(lái)實(shí)現(xiàn)，但是加到若干位后就不可以加了，如果想要加入較長(zhǎng)的碼序列，可以通過(guò)編輯拓?fù)湮募?.top文件）中Stimuli項(xiàng)PeriodicPatten下的序列來(lái)實(shí)現(xiàn)。一種簡(jiǎn)單的方法是，使用偽隨機(jī)碼產(chǎn)生程序生成任意長(zhǎng)度的偽隨機(jī)碼序列，然后拷貝到*.top文件的相應(yīng)位置。另外在 Sigxp中還可以通過(guò)眼圖分析仿真波形，通過(guò)對(duì)眼圖高度和寬度的分析，可以得到反射、衰減、抖動(dòng)等對(duì)信號(hào)的影響。在 Sigwave中可以將仿真出的偽隨機(jī)碼序列的串行波形疊加成眼圖。在 Sigwave中GraphÆEye Diagram Performances中設(shè)置正確的信號(hào)周期，設(shè)置合適的 Offset值，以方便觀察，然后選擇GraphÆEye Diagram Mode，就可以得到相應(yīng)信號(hào)的眼圖。4.3.1 源同步時(shí)序公式 圖 4-6 為源同步時(shí)序示意圖，根據(jù)圖 4-6 可得出相應(yīng)的時(shí)序公式： 建立時(shí)間： Tvb_min+Tft_clk_min-Tft_data_max-Tsetup-Tsetup_margin>0保持時(shí)間： Tva_min-Tft_clk_max+Tft_data_min-Thold-Thold_margin>0其中： Tvb：vb為valid before的縮寫(xiě)，表示驅(qū)動(dòng)端數(shù)據(jù)在時(shí)鐘有效前多少時(shí)間值有效；可以理解為驅(qū)動(dòng)端的建立時(shí)間； Tva：va為valid after的縮寫(xiě)，表示驅(qū)動(dòng)端數(shù)據(jù)在時(shí)鐘有效后保持有效的時(shí)間值；可以理解為發(fā)送端的保持時(shí)間； Tft_clk：時(shí)鐘信號(hào)的飛行時(shí)間； Tft_data：數(shù)據(jù)信號(hào)的飛行時(shí)間； Tsetup：接收端的建立時(shí)間； Tsetup_margin：接收端建立時(shí)間的冗余量； Thold：接收端的保持時(shí)間； Thold_margin：接收端保持時(shí)間的冗余量；4.3.2 源同步時(shí)序仿真過(guò)程 第一步：了解時(shí)序要求。 從數(shù)據(jù)手冊(cè)中查到相應(yīng)的時(shí)序參數(shù)，得到信號(hào)的時(shí)序要求。因?yàn)闀r(shí)鐘和數(shù)據(jù)信號(hào)是由同一芯片產(chǎn)生，因而兩者所處的環(huán)境（如電壓、溫度等）相同，可以認(rèn)為兩者的 flight time值的最大、最小值同時(shí)發(fā)生?？傻玫饺缦陆Y(jié)論：時(shí)鐘、數(shù)據(jù)信號(hào)線的飛行時(shí)間必須嚴(yán)格相等（即 Tft_data_min＝Tft_clk_max） 。因此在本例的仿真中，我們先對(duì)時(shí)鐘、數(shù)據(jù)信號(hào)分別仿真，得到大致的拓?fù)浼s束，然后將時(shí)鐘數(shù)據(jù)放在一個(gè)拓?fù)鋬?nèi)進(jìn)行仿真，測(cè)量接收端時(shí)鐘數(shù)據(jù)的偏差，再用該偏差對(duì)時(shí)序進(jìn)行微調(diào)驗(yàn)證。第二步： 時(shí)鐘拓?fù)浣⒉⒎抡?這一步主要是對(duì)時(shí)鐘的信號(hào)完整性進(jìn)行仿真，得到接收端的時(shí)鐘波形并檢查測(cè)量。拓?fù)浣Y(jié)構(gòu)如圖 4-7，波形如圖 4-8。第三步：數(shù)據(jù)拓?fù)浣⒉⒎抡?這一步主要是對(duì)數(shù)據(jù)的信號(hào)完整性進(jìn)行仿真，得到接收端的時(shí)鐘波形并檢查測(cè)量。拓?fù)浣Y(jié)構(gòu)如圖 4-9，波形如圖 4-10。第四步：時(shí)鐘、數(shù)據(jù)同時(shí)仿真 這一步中是將數(shù)據(jù)和時(shí)鐘信號(hào)建立在同一個(gè)拓?fù)渖?，得到兩者在接收端的波形，進(jìn)行比對(duì)，驗(yàn)證時(shí)鐘與數(shù)據(jù)信號(hào)在接收端是否滿足時(shí)序要求。具體步驟如下。 a)建立拓?fù)浣Y(jié)構(gòu) 將時(shí)鐘、數(shù)據(jù)拓?fù)浣⒃谕粋€(gè)拓?fù)渖?，?shí)現(xiàn)方式是在數(shù)據(jù)和時(shí)鐘信號(hào)間并一個(gè)無(wú)窮大電阻。拓?fù)浣Y(jié)構(gòu)如圖 4-11。圖 4-11 時(shí)鐘、數(shù)據(jù)仿真拓?fù)鋌)設(shè)置相應(yīng)的仿真參數(shù) 這一步驟中設(shè)置時(shí)鐘周期、測(cè)量周期、偏移量、數(shù)據(jù)信號(hào)波形等參數(shù)，如圖 4-12。圖 4-12仿真參數(shù)設(shè)置c)仿真得出波形并驗(yàn)證 仿真得到的波形如圖 4-13。由圖可知數(shù)據(jù)僅比時(shí)鐘超前 84.08pS，可忽略，也可在拓?fù)渲醒a(bǔ)償，如果時(shí)鐘與數(shù)據(jù)之間時(shí)間相差較大，就要通過(guò)調(diào)整拓樸結(jié)構(gòu)進(jìn)行改善。圖 4-13 時(shí)鐘數(shù)據(jù)同時(shí)仿真波形