電磁兼容性設(shè)計學(xué)習(xí)筆記--PCB中地的布局

上元器件的布局對整個板的電磁兼容性影響很大，所以從事硬件電路設(shè)計的工程師很有必要學(xué)習(xí)上對元器件的布局。下面，我將以學(xué)生學(xué)習(xí)的角度出發(fā)，學(xué)習(xí)與分析上元器件布局的電磁兼容性設(shè)計。

1、概述

為了在設(shè)計初期給予布局人員更多的指導(dǎo)，應(yīng)盡可能地采用電路框圖以提供更為詳盡的信息，這些應(yīng)該注意的點包括：

（1） 在物理上對電路板上功能性的子模塊進行劃分；

（2） 敏感元器件和I/O端口的位置要求；

（3） 在電路方框圖上作標(biāo)記，包括被使用的各種正被使用的不同的接地節(jié)點，與此同時也必須重點關(guān)注到他們的連接；

（4） 各種不同的地節(jié)點可以共地的位置，以及不能共地的位置；

（5） 必須靠近地印制線布放信號印制線，再加上其他任何對信號印制線布置有限制的條件。

2、無地平面時的地布局

2.1 印制線的阻抗

為了減小地阻抗上產(chǎn)生的噪聲電壓，地連接的仔細布置要花費很大的功夫。

但是在任何不一樣的印制電路板上，徹底消除閉合的地電流是不切合實際的，另一方面，地設(shè)計就是要設(shè)法降低地阻抗本身的大小。

印制線的阻抗主要由在頻率大于數(shù)千赫茲以上時的電感決定的，減小地連接阻抗的方法有兩種：

（1） 使導(dǎo)線的長度最短，并且如果可能，增加它的長度；

（2） 印制線的返回路徑與其平行并緊鄰放置。

印制線的電感主要是其長度的函數(shù)，其次才與寬度相關(guān)。對于長度等于x英寸（1英寸=2.54cm）、直徑等于y英寸的單根導(dǎo)線，式2-1給出了它的自感大?。?/p>

L=0.0051*x(ln(4/y)-0.75) uH （2-1）

因為電感與直徑之間存在對數(shù)關(guān)系，所以導(dǎo)線的直徑加倍并不會使電感減小50%。若平行的印制線之間的距離足夠遠，則互感的影響可以減小到零，那么電感也會成比例減小。對于間距超過1cm的細導(dǎo)線，互感效應(yīng)可忽略不計。

2.2 網(wǎng)格地

從邏輯上對平行的接地線進行擴展，就會形成一個網(wǎng)狀結(jié)構(gòu)的接地布局。這個方式可使地回流電流可以使用的不同路徑的數(shù)目最大化，因此能夠盡量減小任何給定信號走線的接地電感，在單一的信號返回路徑過于復(fù)雜而不能輕易進行定義時，這樣一種結(jié)構(gòu)非常適合具有多個封裝結(jié)構(gòu)的數(shù)字電路的布局。在多數(shù)這樣的布局中，處理保持一致外，網(wǎng)格的孔尺寸才是真正最重要的。

為了使電感最小，往往優(yōu)先選擇寬的地線，而不是選擇細的，但是即使是連接距離較遠的點的細走線，也勝于沒有的情況。在布置信號走線或電源走線之前，先布置網(wǎng)狀結(jié)構(gòu)，這樣才能實現(xiàn)比較好的網(wǎng)格地布局。設(shè)計師需要在雙面板上遵守X-Y結(jié)構(gòu)的布線系統(tǒng)—即在一個面上布置所有X軸方向的印制線，而在另一個面上布置所有Y方向的印制線。然后將“干擾性”（大的di/dt）信號印制線靠近地印制線布放，保證總體環(huán)路的面積最小。這樣做也許需要更多的地線，但是為了降低干擾，這應(yīng)該視為可以接受的成本。

2.3 不期望的接地類型

老師說，任何類型的電路都不應(yīng)該使用的地結(jié)構(gòu)的一個樣式就是“梳形”，也就是從電路板的一側(cè)，幾個不同的地分支發(fā)散出去，像一個“山”字那樣。這樣的布局迫使返回電流在一個很大的環(huán)路上流動，即使信號走線是短的、直的，并對輻射耦合和地噪聲的產(chǎn)生都有增強作用。在電路板上不同封裝之間引入的這種大的共地阻抗也會導(dǎo)致電路故障。只要在不同地分支之間的空隙上增加一些橋接線，就很容易將梳妝地轉(zhuǎn)化為嚴格意義上的網(wǎng)格地。