基于并行相關(guān)的實(shí)時(shí)時(shí)差估計(jì)器設(shè)計(jì)與實(shí)現(xiàn)

摘 要： 從相關(guān)時(shí)差估計(jì)的基本原理出發(fā)，提出了一種并行時(shí)域相關(guān)結(jié)構(gòu)，基于這種并行結(jié)構(gòu)設(shè)計(jì)實(shí)現(xiàn)了一種簡單高效的時(shí)差估計(jì)器。與傳統(tǒng)頻域相關(guān)時(shí)差估計(jì)器相比，這種時(shí)差估計(jì)器的主要優(yōu)點(diǎn)是提高了運(yùn)算效率，運(yùn)算周期大為縮短，可以滿足實(shí)時(shí)高精度時(shí)差估計(jì)的需求，同時(shí)結(jié)構(gòu)簡單，硬件資源開銷小，易于設(shè)計(jì)實(shí)現(xiàn)。實(shí)際測試結(jié)果驗(yàn)證了上述結(jié)論。
關(guān)鍵詞：無源定位；到達(dá)時(shí)間差(TDOA)；互相關(guān)；并行結(jié)構(gòu)

無源時(shí)差定位系統(tǒng)利用多個(gè)觀察站接收目標(biāo)輻射源的信號(hào)，通過估計(jì)各個(gè)觀察站接收信號(hào)之間的到達(dá)時(shí)間差，完成對目標(biāo)輻射源的定位，具有作用距離遠(yuǎn)、隱蔽性強(qiáng)、定位精度高等優(yōu)點(diǎn)。通常是通過對各個(gè)接收站的中頻信號(hào)進(jìn)行互相關(guān)，比較接收信號(hào)之間的相似性來得到高精度的到達(dá)時(shí)間差估計(jì)結(jié)果[1-2]。
對于無源時(shí)差定位中所處理的雷達(dá)信號(hào)，一般可以檢測出脈沖的到達(dá)時(shí)間,也就大體知道了到達(dá)時(shí)間差[3]，從而可通過控制相關(guān)序列的采樣時(shí)機(jī)，只求解相關(guān)函數(shù)相關(guān)峰附近的相關(guān)值就可獲得時(shí)差信息。而相關(guān)函數(shù)的計(jì)算一般利用FFT/IFFT快速算法進(jìn)行頻域相關(guān)，頻域相關(guān)會(huì)同時(shí)計(jì)算全部相關(guān)信息，在已知粗略時(shí)差范圍時(shí)效率并不高（對于長度為N的采樣序列，用頻域相關(guān)法估計(jì)時(shí)差需要進(jìn)行3個(gè)2N點(diǎn)FFT/IFFT運(yùn)算和2N次復(fù)數(shù)乘法），而且大點(diǎn)數(shù)FFT/IFFT的工程實(shí)現(xiàn)也非常困難，運(yùn)算時(shí)間與硬件資源開銷嚴(yán)重，不適于進(jìn)行實(shí)時(shí)時(shí)差估計(jì)[4- 5]。
本文利用時(shí)域相關(guān)可只求解部分相關(guān)值的優(yōu)勢，設(shè)計(jì)實(shí)現(xiàn)了一種并行相關(guān)結(jié)構(gòu)的時(shí)差估計(jì)器，大大縮減了運(yùn)算時(shí)間，可以滿足實(shí)時(shí)時(shí)差估計(jì)的需求，同時(shí)簡化了硬件結(jié)構(gòu)、降低了硬件開銷與實(shí)現(xiàn)難度。
1 基本原理[6-8]
假設(shè)輻射源輻射的信號(hào)為實(shí)信號(hào)s(t)，被兩個(gè)接收機(jī)接收的信號(hào)分別為x(t)和y(t)，具有不同的噪聲和時(shí)間延遲，兩信號(hào)可表示為：

由于信號(hào)與噪聲互不相關(guān)，R_sn1=R_sn2=0,因此可得到：

若需±m(0<m<N)范圍內(nèi)的相關(guān)值，可以用2m+1個(gè)乘累加器并行計(jì)算來減小運(yùn)算時(shí)間。不失一般性，以一個(gè)N=4,m=2的相關(guān)運(yùn)算為例，將每個(gè)乘累加器所需進(jìn)行的乘運(yùn)算列于表1（clk表示乘周期）。
在工程實(shí)際中，中頻采樣后的數(shù)據(jù)一般存儲(chǔ)于雙口RAM或FIFO中，每個(gè)時(shí)鐘沿最多可提供兩個(gè)不同地址的數(shù)據(jù)。然而，由式(7)與表1看出，每個(gè)乘累加器每個(gè)周期所需的輸入數(shù)據(jù)都不一致，要為這些累加器同時(shí)提供不同的輸入數(shù)據(jù)幾乎是不可能的，尤其是在時(shí)鐘速率與采樣位數(shù)都較高的情況下。

　　對乘累加器每個(gè)周期所進(jìn)行的乘運(yùn)算進(jìn)行調(diào)整，如表2所示。從中可以發(fā)現(xiàn)：相關(guān)結(jié)果未發(fā)生變化；每個(gè)乘周期所有乘累加器的輸入都相同；第i個(gè)乘累加器當(dāng)前周期的x輸入為第i-1個(gè)乘累加器上一乘周期的x輸入。由此，可設(shè)計(jì)一種并行流水結(jié)構(gòu)來避免多個(gè)乘累加器同時(shí)工作時(shí)對數(shù)據(jù)吞吐率的要求。

如圖1所示，每個(gè)乘累加器的y輸入相同，x輸入則由上一個(gè)乘累加器的x輸入經(jīng)過一延遲寄存器得到，整個(gè)并行相關(guān)器每個(gè)周期只需讀入兩個(gè)新的輸入數(shù)據(jù)，數(shù)據(jù)吞吐率得以大大降低。需注意的是，為了求得±m(0<m<N)范圍內(nèi)的相關(guān)值，需要對輸入序列進(jìn)行簡單的調(diào)整，即在y輸入序列之前和x輸入序列之后各補(bǔ)m個(gè)零。實(shí)際上，只要對x與y輸入序列做出補(bǔ)零或截取這樣的調(diào)整，此結(jié)構(gòu)可以求任意2m+1連續(xù)范圍內(nèi)的相關(guān)值。并且在數(shù)據(jù)輸入完畢后，所有乘累加器同時(shí)輸出各自的相關(guān)結(jié)果。

在實(shí)際進(jìn)行設(shè)計(jì)時(shí)，上述流水結(jié)構(gòu)依然面臨難題。在乘累加器較多、時(shí)鐘速率與采樣位數(shù)較高的情況下，需要添加復(fù)雜的時(shí)序約束，才能保證每個(gè)乘累加器的y輸入都接收到正確數(shù)據(jù)，而這實(shí)現(xiàn)起來是非常困難的，有時(shí)是不可能的。為了解決這個(gè)問題，參照對x輸入流水化的方法，對y輸入也進(jìn)行流水化處理，改進(jìn)為圖2所示的并行流水結(jié)構(gòu)。此結(jié)構(gòu)在數(shù)據(jù)輸入完畢后，各個(gè)乘累加器將依次輸出相關(guān)結(jié)果，且在第一個(gè)乘累加器輸出結(jié)果后，做相應(yīng)的清零，就可以進(jìn)行新數(shù)據(jù)的相關(guān)運(yùn)算。

2.2 基于DSP48E的并行相關(guān)器
Xilinx公司的Virtex-5系列FPGA具有多個(gè)集成了補(bǔ)碼乘法器和48位累加器的DSP48E硬核乘加單元[11]。每個(gè)硬核乘加單元不僅支持最高550 MHz的乘法累加器工作模式，并且?guī)в杏糜谠鰪?qiáng)性能的可選流水線級(jí)數(shù)。相鄰的單元之間具有專用的級(jí)聯(lián)通道，不需消耗片上邏輯與布線資源，只需進(jìn)行簡單的配置（圖3）即可實(shí)現(xiàn)圖2所示的并行相關(guān)結(jié)構(gòu)。單個(gè)DSP48E硬核乘加單元有5個(gè)時(shí)鐘的流水延遲，具有2m+1個(gè)乘加單元的并行相關(guān)結(jié)構(gòu),進(jìn)行相關(guān)運(yùn)算所需時(shí)間為:

2.3 m的選取[12-13]
為了確定m的取值，需要知道兩接收機(jī)信號(hào)的粗略到達(dá)時(shí)間差及誤差。當(dāng)采用線性檢波和固定門限檢測時(shí)，到達(dá)時(shí)間測量的均方根變化為：

其中，floor(·)表示向上取整。實(shí)際應(yīng)用中，可根據(jù)具體參數(shù)情況計(jì)算選擇。
2.4 時(shí)差估計(jì)器的硬件實(shí)現(xiàn)
下面以2.2節(jié)基于DSP48E的并行相關(guān)器為核心設(shè)計(jì)時(shí)差估計(jì)器。設(shè)計(jì)采用的具體參數(shù)為：脈沖前沿最大為200 ns，中頻SNR為10 dB，fclk與fs為250 MHz。由式(11)可求得m最小為48，即并行相關(guān)器需97個(gè)DSP48E硬核乘加單元。為了減少運(yùn)算量，在滿足定位精度需求下，只采集n=4 096(16.384 μs)的脈沖數(shù)據(jù)進(jìn)行相關(guān)運(yùn)算。
時(shí)差估計(jì)器系統(tǒng)主要包括高速ADC與Virtex-5 FPGA。ADC完成兩路信號(hào)的模數(shù)轉(zhuǎn)換，數(shù)據(jù)存儲(chǔ)與讀取、時(shí)差粗測、并行相關(guān)與時(shí)差提取以及ADC和通信控制則全部在一片F(xiàn)PGA內(nèi)完成。
ADC采用ADI公司的AD9211。AD9211為10 bit、最高300 MS/s、低功耗、模擬輸入帶寬700 MHz的采樣芯片。該產(chǎn)品采用1.8 V單電源，功耗僅437 mW,在70 MHz輸入頻率條件下能保持優(yōu)良的信噪比(60.1 dB FS)和SFDR(-80 dBc)。AD9211還含有內(nèi)置基準(zhǔn)電壓源和采樣保持,最高300 MS/s的LVDS輸出可方便地與FPGA高速連接[14]。
FPGA采用Xilinx公司Virtex-5系列的XC5VSX50T。該芯片具有8 160個(gè)Virtex-5 Slices，132個(gè)36 Kbit Block RAM/FIFO以及288個(gè)DSP48E Slice；12個(gè)增強(qiáng)型的數(shù)字時(shí)鐘管理模塊(DCM)和6個(gè)相位匹配時(shí)鐘分配器(PMCD)；480個(gè)用戶I/O端口支持1.2 V~3.3 V多種通用的單端和高速差分端口標(biāo)準(zhǔn)及數(shù)控阻抗(DCI)；1個(gè)兼容PCI Express的集成端點(diǎn)模塊，4個(gè)三態(tài)以太網(wǎng)MAC(媒體訪問控制器)，12個(gè)100 Mb/s~3.75 Gb/s的RocketIO GTP高速串行收發(fā)器模塊[11]。
時(shí)差估計(jì)器的信號(hào)處理結(jié)構(gòu)如圖4所示。兩路接收信號(hào)經(jīng)射頻模塊變頻至中頻，兩路中頻信號(hào)同時(shí)經(jīng)250 MS/s采樣后通過LVDS送入FPGA，同時(shí)檢波后與固定門限比較生成兩路觸發(fā)信號(hào)。在FPGA內(nèi)，采樣信號(hào)先經(jīng)過FIFO進(jìn)行緩沖。在兩路觸發(fā)信號(hào)的控制下，測量粗略到達(dá)時(shí)差并對脈沖數(shù)據(jù)進(jìn)行存儲(chǔ)，然后對兩路脈沖數(shù)據(jù)進(jìn)行并行相關(guān)運(yùn)算，提取時(shí)延得到精確時(shí)差。精確時(shí)差結(jié)果經(jīng)通信接口送至定位處理器進(jìn)行定位解算。

3 實(shí)驗(yàn)及結(jié)果分析
3.1 性能比較分析
利用式(8)可求得時(shí)差估計(jì)器N=4 096點(diǎn)的相關(guān)運(yùn)算時(shí)間，將運(yùn)算時(shí)間與硬件資源消耗列于表3。為便于比較，將FPGA實(shí)現(xiàn)N=8 192點(diǎn)FFT的運(yùn)算時(shí)間與硬件資源消耗同時(shí)列出。

頻域互相關(guān)法測時(shí)差共需要進(jìn)行3個(gè)8 192點(diǎn)FFT/IFFT和8 192次復(fù)數(shù)乘法，結(jié)合上表可知，頻域互相關(guān)法的硬件資源消耗與運(yùn)算周期都將遠(yuǎn)遠(yuǎn)高于本文設(shè)計(jì)的時(shí)差估計(jì)器。在fclk為250 MHz的情況下，本文設(shè)計(jì)的時(shí)差估計(jì)器可對重頻最高為58 kHz的雷達(dá)信號(hào)進(jìn)行實(shí)時(shí)時(shí)差估計(jì)，無需復(fù)雜的時(shí)序約束設(shè)計(jì)，避免了高系統(tǒng)時(shí)鐘對系統(tǒng)穩(wěn)定性的影響，降低了硬件實(shí)現(xiàn)難度。
3.2 實(shí)驗(yàn)結(jié)果分析
　 利用該時(shí)差估計(jì)器對常用雷達(dá)信號(hào)進(jìn)行測試，各信號(hào)參數(shù)設(shè)置如下：
　 Signal 1：單載頻脈沖信號(hào)，脈寬0.5 μs；
　 Signal 2：單載頻脈沖信號(hào)，脈寬1 μs；
Signal 3：線性調(diào)頻信號(hào)，脈寬100 μs，帶寬10 Mb/s。
測試結(jié)果（如表4）表明該時(shí)差估計(jì)器可以完成無源定位中對雷達(dá)信號(hào)的高精度實(shí)時(shí)時(shí)差估計(jì)，估計(jì)精度優(yōu)于10 ns。

本文從時(shí)域互相關(guān)的原理出發(fā)，優(yōu)化設(shè)計(jì)并實(shí)現(xiàn)了一種基于DSP48E硬核乘加單元的高效并行相關(guān)時(shí)差估計(jì)器，與頻域互相關(guān)法測時(shí)差相比，以更少的硬件資源實(shí)現(xiàn)更快的運(yùn)算速度，在降低硬件實(shí)現(xiàn)難度的同時(shí)提高了系統(tǒng)穩(wěn)定性。實(shí)際測試結(jié)果表明,該時(shí)差估計(jì)器可以滿足無源定位中高精度實(shí)時(shí)時(shí)差測量的要求，具有重要的應(yīng)用價(jià)值。
參考文獻(xiàn)
[1] 龔享銥, 楊廣平. 基于相參脈沖時(shí)頻估計(jì)的到達(dá)時(shí)間差精確估計(jì)算法研究[J].電子與信息學(xué)報(bào)，2007,29(5):1058-1060.
[2] 孫仲康，周一宇，何黎星. 單多基地有源無源定位技術(shù)[M]. 北京：國防工業(yè)出版社, 1996.
[3] 胡來招. 無源定位[M]. 北京: 國防工業(yè)出版社, 2004.
[4] KENDALL W B. A new algorithm for computing correlations[J].IEEE Transactions on Computers.1974,23(1):88-90.
[5] 蔣毅凱, 李國通, 楊根慶. 頻域相關(guān)器在低軌小衛(wèi)星中的應(yīng)用[J].系統(tǒng)工程與電子技術(shù),2004,26(9):1155-1158.
[6] 孟嘉,黃高明,楊綠溪.欠采樣帶通信號(hào)時(shí)延估計(jì)算法[J].信號(hào)處理,2006,22(1):65-69.
[7] 宋杰,唐小明,何友.脈沖制無源雷達(dá)動(dòng)目標(biāo)時(shí)延快速估計(jì)方法[J].電子科技大學(xué)學(xué)報(bào),2009,38(6):908-912,978.
[8] KNAPP C H, CARTER G C. The generalized correlation method for estimation of time delay[J]. IEEE Transactions on Acoustics, Speech, and Signal Processing,1976, 24(4):320-327.
[9] SCARBROUGH K, AHMED N, CARTER G C. On the simulation of a class of time delay estimation algorithms[J]. IEEE Transactions on Acoustics, Speech, and Signal Processing, 1981,29(3):534-540.
[10] 戈立軍, 吳虹, 金宇昂. 一種低復(fù)雜度數(shù)字互相關(guān)器的設(shè)計(jì)及其FPGA實(shí)現(xiàn)[J]. 南開大學(xué)學(xué)報(bào)(自然科學(xué)版).2009,42(4):43-47.
[11] Xilinx, Inc. Xilinx Virtex-5 Family FPGAs[EB/OL].www.xilinx.com/virtex5.2007.
[12] SKOLNIK M I. Introduction to Radar Systems[M]. Seconded. New York: McGraw-Hill Book Company, 1980.
[13] WILEY R G. Electronic intelligence: the analysis of radar signals[M].Second ed. Norwood,MA:Artech House,1993.
[14] Analog Devices, Inc. AD9211 Datasheet[EB/OL]. www.analog.com. 2007.
[15] Xilinx, Inc. Fast Fourier Transform v6.0 [EB/OL]. www.xilinx.com. 2008.