描述集成電路工藝技術(shù)水平的

五個技術(shù)指標(biāo)
1. 集成度（Integration Level）是以一個IC芯片所包含的元件(晶體管或門/數(shù))來衡量，（包括有源和無源元件） 。隨著集成度的提高，使IC及使用IC的電子設(shè)備的功能增強(qiáng)、速度和可靠性提高、功耗降低、體積和重量減小、產(chǎn)品成本下降，從而提高了性能/價格比，不斷擴(kuò)大其應(yīng)用領(lǐng)域，因此集成度是IC技術(shù)進(jìn)步的標(biāo)志。為了提高集成度采取了增大芯片面積、縮小器件特征尺寸、改進(jìn)電路及結(jié)構(gòu)設(shè)計等措施。為節(jié)省芯片面積普遍采用了多層布線結(jié)構(gòu)，現(xiàn)已達(dá)到7層布線。晶片集成(Wafer Scale Integration-WSI)和三維集成技術(shù)也正在研究開發(fā)。自IC問世以來，集成度不斷提高，現(xiàn)正邁向巨大規(guī)模集成(Giga Scale Integration-GSl)。從電子系統(tǒng)的角度來看，集成度的提高使IC進(jìn)入系統(tǒng)集成或片上系統(tǒng)(SoC)的時代。

2. 特征尺寸 (Feature Size) / （Critical Dimension） 特征尺寸定義為器件中最小線條寬度(對MOS器件而言，通常指器件柵電極所決定的溝道幾何長度)，也可定義為最小線條寬度與線條間距之和的一半。減小特征尺寸是提高集成度、改進(jìn)器件性能的關(guān)鍵。特征尺寸的減小主要取決于光刻技術(shù)的改進(jìn)。集成電路的特征尺寸向深亞微米發(fā)展，目前的規(guī)?；a(chǎn)是0.18μm、0.15 μm 、0.13μm工藝， Intel目前將大部分芯片生產(chǎn)制成轉(zhuǎn)換到0.09 μm 。下圖自左到方給出的是寬度從4μm~70nm按比例畫出的線條。由此，我們對特征尺寸的按比例縮小有一個直觀的印象。

3.晶片直徑(Wafer Diameter)為了提高集成度，可適當(dāng)增大芯片面積。然而，芯片面積的增大導(dǎo)致每個圓片內(nèi)包含的芯片數(shù)減少，從而使生產(chǎn)效率降低，成本高。采用更大直徑的晶片可解決這一問題。晶圓的尺寸增加，當(dāng)前的主流晶圓的尺寸為8吋，正在向12吋晶圓邁進(jìn)。下圖自左到右給出的是從2吋～12吋按比例畫出的圓。由此，我們對晶圓尺寸的增加有一個直觀的印象。

4. 芯片面積(Chip Area)隨著集成度的提高，每芯片所包含的晶體管數(shù)不斷增多，平均芯片面積也隨之增大。芯片面積的增大也帶來一系列新的問題。如大芯片封裝技術(shù)、成品率以及由于每個大圓片所含芯片數(shù)減少而引起的生產(chǎn)效率降低等。但后一問題可通過增大晶片直徑來解決。

5. 封裝(Package)IC的封裝最初采用插孔封裝THP (through-hole package)形式。為適應(yīng)電子設(shè)備高密度組裝的要求，表面安裝封裝(SMP)技術(shù)迅速發(fā)展起來。在電子設(shè)備中使用SMP的優(yōu)點(diǎn)是能節(jié)省空間、改進(jìn)性能和降低成本，因SMP不僅體積小而且可安裝在印制電路板的兩面，使電路板的費(fèi)用降低60％，并使性能得到改進(jìn)。