我們可以從下面的幾點來分析一下PCI：
1 首先，PCI系統(tǒng)是一個同步時序的體統(tǒng)，而且是Common clock方式進行的。
2 PCI的電平特點是依靠發(fā)射信號疊加達到預期的電平設計。
3 PCI系統(tǒng)一般是多負載的情況，一個PCI的橋片最多按照PCI的規(guī)范可以帶6個負載(好像一般系統(tǒng)也不會操作5個)。
4 PCI的拓撲結(jié)構(gòu)可以是菊花鏈等多種拓撲結(jié)構(gòu)，選擇什么樣的拓撲結(jié)構(gòu)需要根據(jù)系統(tǒng)的布局和仿真結(jié)果進行設計。
5 另外PCI的AD信號線是雙向的，需要在布局和仿真的時候關(guān)注PCI的slave和Master之間的關(guān)系。
指導了上面的幾個問題我們可以根據(jù)PCI規(guī)范以及PCI的仿真結(jié)果大致得到下面的幾個約束：
1 PCI的各個時鐘之間的Skew不要大于2ns。
2 PCI的flight time不要超過10ns(自己拿一個系統(tǒng)計算就知道為什么這樣規(guī)定了)，這個是針對33M PCI進行越是的，這個延時只的信號從一個設備傳輸?shù)搅硪粋€設計后，經(jīng)過反射回到最初的芯片的傳輸延時，包括，走線延時，和因為驅(qū)動器buffer(包括拓撲)造成的信號畸變的延時。
3 PCI的阻抗設計需要根據(jù)實際的系統(tǒng)進行仿真決定，PCI規(guī)范的推薦值在50-110ohm之間。
4 需要考慮一些特殊的信號走線的延時，比如REQ#?？梢圆橐幌乱?guī)范我記著應該有特殊的要求。
5 PCI規(guī)范上面規(guī)定的2.5"和1.5"的大小那是為了規(guī)范各個不同的PCI廠家的規(guī)范進行的。如果你在系統(tǒng)的板上面進行設計，只要計算的時序滿足要求就可以了。
6 如果存在PCI的橋片，這些橋片一般都會通過PLL或者DLL的時鐘調(diào)節(jié)PCI設計的setup和hold時間，這些時鐘的處理可以根據(jù)實際的芯片進行調(diào)整，一般的要求是延時和PCI CLk的一樣，記住這里的延時不僅僅是指走線的延時。
7 如果你設計的是CPCI系統(tǒng)，終端電阻是需要考慮的。大家如果有研究就會發(fā)現(xiàn)CPCI系統(tǒng)的槽間距是有要求的，好像是0.8"，為什么?從時序和PCI信號反射的角度考慮，而且需要仿真決定stub長度以及電阻的大小。
下載文檔
