PCB高速信號阻抗簡析

高速信號一般為差分對，它們需要明確的、恒定的差分和單端阻抗。差分對應(yīng)該是邊緣耦合，意思就是差分對的兩根線在同一層且線間的間隔是固定的。并不推薦層間耦合（意思是差分對的兩個線分布在不同層上）。走線有兩個基本的結(jié)構(gòu)：一個是“Microstrip”，線的參考是單一的地平面或電源平面。多層板的上下外層就是“Microstrip”結(jié)構(gòu)。還有一種結(jié)構(gòu)叫“Stripline”線被夾在兩個參考平面之間，如果線與兩個參考平面嚴格對稱，我們稱為對稱或平衡；通常內(nèi)層走線是不對稱的。參數(shù)：符號定義Er1走線層與參考層之間的固有介質(zhì)常數(shù)。增加Er1, 阻抗降低.Er2走線層與第二參考層之間的固有介質(zhì)常數(shù)。Er2與Er1一樣，增加Er2, 阻抗降低H1較低層的走線與最近的參考層之間的距離。增加H1, 阻抗也增加。假設(shè)H1小于H2H2較低層的走線與較遠的參考層之間的距離。通常H2比H1大得多，如果這一條件成立，圖中的較低平面是主參考層，增加H2可以增加走線阻抗。PairPitch差分對之間的間隔，這個間隔是S和W1的和，增加S+W1，阻抗會增加。S增加線的間距，阻抗增加。T厚度增加， 阻抗降低W1,W2線寬增加，阻抗降低