高頻PCB設(shè)計過程中的電源噪聲的分析及對策

時間：2018-09-04 18:20:07

關(guān)鍵字：噪聲對策過程中

手機看文章

掃描二維碼
隨時隨地手機看文章

[導(dǎo)讀]摘　要：系統(tǒng)地分析了現(xiàn)今高頻PCB板中的電源噪聲干擾的各種表現(xiàn)形式及其成因，通過公式推導(dǎo)，結(jié)合工程經(jīng)驗，提出了若干相應(yīng)的對策，最后歸納了對電源噪聲的抑制應(yīng)遵循的總的原則。關(guān)鍵詞：電源；噪聲；干擾；PCB在高

摘　要：系統(tǒng)地分析了現(xiàn)今高頻PCB板中的電源噪聲干擾的各種表現(xiàn)形式及其成因，通過公式推導(dǎo)，結(jié)合工程經(jīng)驗，提出了若干相應(yīng)的對策，最后歸納了對電源噪聲的抑制應(yīng)遵循的總的原則。

關(guān)鍵詞：電源；噪聲；干擾；PCB

在高頻PCB板中，較重要的一類干擾便是電源噪聲。筆者通過對高頻PCB板上出現(xiàn)的電源噪聲特性和產(chǎn)生原因進行系統(tǒng)分析，并結(jié)合工程應(yīng)用，提出了一些非常有效而又簡便的解決辦法。

電源噪聲的分析

電源噪聲是指由電源自身產(chǎn)生或受擾感應(yīng)的噪聲。其干擾表現(xiàn)在以下幾個方面：

1)電源本身所固有的阻抗所導(dǎo)致的分布噪聲。高頻電路中，電源噪聲對高頻信號影響較大。因此，首先需要有低噪聲的電源。干凈的地和干凈的電源是同樣重要的。電源特性如圖1所示。

從圖1可以看出，理想情況下的電源是沒有阻抗的，因此其不存在噪聲。但是，實際情況下的電源是具有一定阻抗的，并且阻抗是分布在整個電源上的，因此，噪聲也會疊加在電源上。所以應(yīng)該盡可能減小電源的阻抗，最好有專門的電源層和接地層。在高頻電路設(shè)計中，電源以層的形式設(shè)計一般比以總線的形式設(shè)計要好，這樣回路總可以沿著阻抗最小的路徑走。此外，電源板還得為PCB上所有產(chǎn)生和接受的信號提供一個信號回路，這樣可以最小化信號回路，從而減小噪聲。

2)共模場干擾。指的是電源與接地之間的噪聲，它是因為某個電源由被干擾電路形成的環(huán)路和公共參考面上引起的共模電壓而造成的干擾，其值要視電場和磁場的相對的強弱來定。如圖2。

在該通道上，Ic的下降會在串聯(lián)的電流回路中引起共模電壓，影響接收部分。如果磁場占主要地位，在串聯(lián)地回路中產(chǎn)生的共模電壓的值是：

式(1)中的ΔB為磁感應(yīng)強度的變化量，Wb/m²；S為面積，m²。

如果是電磁場，已知它的電場值時，其感應(yīng)電壓為

式(2)一般適用于L=150/F以下，F(xiàn)為電磁波頻率MHz。

筆者的經(jīng)驗是：如果超過這個限制的話，最大感應(yīng)電壓的計算可簡化為：

3)差模場干擾。指電源與輸入輸出電源線間的干擾。在實際PCB設(shè)計中，筆者發(fā)現(xiàn)其在電源噪聲中所占的比重很小，因此這里可以不作討論。

4)線間干擾。指電源線間的干擾。在兩個不同的并聯(lián)電路之間存在著互電容C和互感M_1-2時，如果干擾源電路中有電壓V_C和電流I_C，則被干擾電路中將出現(xiàn)：

a. 通過容性阻抗耦合的電壓為

式(4)中RV是被干擾電路近端電阻和遠端電阻的并聯(lián)值。

b.通過感性耦合的串聯(lián)電阻

如果干擾源中有共模噪聲，則線間干擾一般表現(xiàn)為共模和差模兩種形式。

5)電源線耦合。是指交流或直流電源線受到電磁干擾后，電源線又將這些干擾傳輸?shù)狡渌O(shè)備的現(xiàn)象。這是電源噪聲間接地對高頻電路的干擾。需要說明的是：電源的噪聲并不一定是其本身產(chǎn)生的，也可能是外界干擾感應(yīng)的噪聲，再將此噪聲與本身產(chǎn)生的噪聲疊加起來(輻射或傳導(dǎo))去干擾其他的電路或者器件。

消除電源噪聲干擾的對策

針對以上所分析的電源噪聲干擾的不同表現(xiàn)形式及其成因，可以針對性地破壞其發(fā)生的條件，就能有效抑制電源噪聲的干擾。解決的方法有：

1)注意板上通孔。通孔使得電源層上需要刻蝕開口以留出空間給通孔通過。而如果電源層開口過大，勢必影響信號回路，信號被迫繞行，回路面積增大，噪聲加大，同時如果一些信號線都集中在開口附近，共用這一段回路，公共阻抗將引發(fā)串?dāng)_。參看圖3。