高速PCB板設(shè)計技術(shù)一

如今，許多系統(tǒng)設(shè)計中最重要的因素就是速度問題。 66MHz 到200MHz 處理器是很普通的；233-266MHz的處理器也變得輕易就可得到。對于高速度的要求主要來自： a) 要求系統(tǒng)在令用戶感到舒適的、很短時間內(nèi)就能完成復(fù)雜的任務(wù)。 b) 元件供應(yīng)商有能力提供高度速的設(shè)備。 對 a 舉例：即使產(chǎn)生最基本的計算機(jī)動畫，也需要先計算大量的數(shù)據(jù)。目前，傳播延遲4.5ns 的可編程 pld 設(shè)備已經(jīng)出現(xiàn)，像 mach 這樣的傳播延遲 5ns 的復(fù)雜 plds 也已經(jīng)存在。盡管它們看起來已經(jīng)很快了，但是，使發(fā)展有潛力的并不是這些傳播延遲絕對值，而是傳播延遲可能達(dá)到的邊緣極值（edge rate） 。將來會出現(xiàn)更快的設(shè)備，它們將具備更快的邊緣極值。 設(shè)計高速系統(tǒng)并不僅僅需要高速元件，更需要天才和仔細(xì)的設(shè)計方案。設(shè)備模擬方面的重要性與數(shù)字方面是一樣的。在高速系統(tǒng)中，噪聲問題是一個最基本的考慮。高頻會產(chǎn)生輻射進(jìn)而產(chǎn)生干擾。邊緣極值的速度可以產(chǎn)生振鈴，反射以及串?dāng)_。如果不加抑制的話，這些噪聲會嚴(yán)重?fù)p害系統(tǒng)的性能。 本文講述了使用pcb-板設(shè)計高速系統(tǒng)的一般原則，包括： l 電源分配系統(tǒng)及其對 boardinghouse產(chǎn)生的影響 l 傳輸線極其相關(guān)設(shè)計準(zhǔn)則 l 串?dāng)_（crosstalk）極其消除 l 電磁干擾 1． 電源分配 設(shè)計高速系統(tǒng)板時需要考慮的重要問題就是電源分配網(wǎng)絡(luò)。對一個無噪聲系統(tǒng)來說，它必須有一個無噪聲的電源分配網(wǎng)絡(luò)。記住，如果想開發(fā)一個干凈的 VCC， 那么得到一個干凈的地就是十分必要的。對 AC 這個目的來說（這將是本文的討論重點） ，VCC 就是基礎(chǔ)地。 1.1 電源分配網(wǎng)絡(luò)作為動力源 1.1.1 阻抗的作用 讓我們考慮一塊 5*5 的板子，數(shù)字 ICs，并有一個＋5.0V 的電源。我們的目的是給位于板子上每一個設(shè)備管腳提供正好是＋5V 的電壓，不管這些設(shè)備管腳在板子上與電源的距離如何。再進(jìn)一步，每個管腳上的電壓應(yīng)該是沒有線噪聲（Line noise）的。 具有這些性質(zhì)的電源表現(xiàn)為一個理想電壓源（圖 1a） ，它的阻抗為零。零阻抗可以保證負(fù)載與電壓源恰好相等。 它還意味著噪音信號將被吸收， 因為噪音發(fā)生器有最小阻抗的極限。很不幸，這只是個理想條件。 圖 1b 畫出的是一個真正的電源，它有一定的以電阻，電感或者電容形式存在的阻抗。它們分布在整個電源分配系統(tǒng)中。因為有了阻抗，噪音信號也加入了電壓（voltage）中。圖 1.1 電源模型我們的設(shè)計目的是盡可能減小網(wǎng)絡(luò)中的阻抗。有兩種方法：電源總線法（power buses）和電源位面法(power planes)。一般來說，電源位面法較之電源總線法有著比較好的阻抗特征，不過，就實用性來說，總線法更好一些。 1.1.2 電源總線法 vs 電源位面法圖 1.2 電源總線法和位面法模型兩種電源分配方案分別用上圖 2 的a 和b 表示。 一個總線系統(tǒng)（圖 2a）是由一組根據(jù)系統(tǒng)設(shè)備要求不同而具有不同電壓級別的線路組成的。從邏輯上講，典型的應(yīng)該是+5V 和地線。每種電壓級別所需的線路數(shù)目根據(jù)系統(tǒng)的不同而不同。 一個電源位面系統(tǒng)（圖 2b）是由多個涂滿金屬的層（或者層的部分）組成的。每個不同電壓級別需要一個單獨的層。金屬層上面唯一的縫隙，是為了布置管腳和信號過孔用的。 早期設(shè)計更傾向于總線方法，因為把整個層用作電源分配，成本比較高。電源總線與信號線分享那些層。總線需要給所有的設(shè)備提供電源，而且還要給信號線留出空間；于是，總線必須是很長很窄的帶子。這使得在較小的交叉范圍內(nèi)產(chǎn)生一些小阻抗。 盡管這些阻抗很小，但是仍然很重要。一塊最簡單的PCB板也會有 20 到 30 個 IC。如果一個帶有 20 個 IC 的板子上，每個設(shè)備有 200mA，那么總電流將為 4A。那么總線上 1.125歐姆的小阻抗將會造成 0.5V 的電壓損失。如果供應(yīng)的總電壓是 5V 的話，那么總線上最后一個設(shè)備僅能得到 4.5V 的電壓。 因為電源位面系統(tǒng)使用的是整個層，那么它的唯一限制就是板子的尺寸問題。帶有同樣多設(shè)備的系統(tǒng)，電源位面上的阻抗只是總線系統(tǒng)上的阻抗的一個零頭。因此，電源位面系統(tǒng)似乎比總線系統(tǒng)更可能為整個系統(tǒng)提供全電壓。 在總線上，電流被限制在總線的路線上。每個高速設(shè)備產(chǎn)生的線路噪聲都將被帶入這條線路中其他的設(shè)備。如圖 2a 的板子，噪聲由 U9產(chǎn)生，經(jīng)總線帶給 U7。 電源位面系統(tǒng)中，電流不受線路控制，分布在整個層上。由于整體阻抗小，電源位面系統(tǒng)比總線系統(tǒng)的噪聲更小。