關(guān)鍵詞：單片機 ADC 電壓表 ICL7135
在常用的A/D轉(zhuǎn)換芯片（如ADC0809、ICL7135、ICL7109等）中，ICL7135與其余幾種有所不同，它是一種四位半的雙積分A/D轉(zhuǎn)換器，具有精度高（精度相當于14位二進制數(shù)）、價格低廉、抗干擾能力強等優(yōu)點。通常情況下，設計者都是用單片機來并行采集ICL7135的數(shù)據(jù)，本文介紹用單片機串行方式采集ICL7135的數(shù)據(jù)以實現(xiàn)單片機電壓表和小型智能儀表的設計方案。
1 ICL7135的串行工作方式
1.1 ICL7135的測量周期
ICL7135的測量周期包括下列四相（節(jié)拍）：
（1）AUTO-ZERO（自動調(diào)零）相
在該相時，內(nèi)部IN+和IN-輸入與引腳斷開，且在內(nèi)部連接到ANLG-COMMON，基準電容被充電至基準電壓，系統(tǒng)接成閉環(huán)并為自動調(diào)零（AUTOZERO）電容充電以補償緩沖放大器、積分器和比較器的失調(diào)電壓。此時，自動調(diào)零精度令受系統(tǒng)噪聲的限制，以輸入為基準的總失調(diào)小于10μV。
（2）SINGAL-INTEGRATE（信號積分）相
在該相，自動調(diào)零環(huán)路被打開，內(nèi)部的IN+和IN-輸入被連接至外部引腳。在固定的時間周期內(nèi)，這些輸入端之間的差分電壓被積分。當輸入信號相對于轉(zhuǎn)換器電源不反相（NO-RETURN）時，IN-可直接連接至ANJG-COMMON以便輸出正確的共模電壓。同時，在這一相完成的基礎上，輸入信號的極性將被系統(tǒng)所記錄。
（3）DEINTEGRATE（去積分）相
該相的基準用于完成去積分（DEINTEGRATE）任務，此時內(nèi)部IN-在內(nèi)部連接ANLG-COMMON，IN+跨接至先前已充電的基準電容，所記錄的輸入信號的極性可確保以正確的極性連接至電容以使積分器輸出極性回零。輸出返回至零所需的時間正比于輸入信號的幅度。返回時間顯示為數(shù)字讀數(shù)，并由1000（Vid/Vref）確定。滿度或最大轉(zhuǎn)換值發(fā)生在Vid等于Vref的兩倍時。
（4）ZERO-INTEGRATE（積分器返回零）相
內(nèi)部的IN-連接到ANLG-COMMON，系統(tǒng)接成閉環(huán)以使積分器輸出返回到零。通常這相需要100～200個時鐘脈沖，但是在超范圍（OVERRANGE）轉(zhuǎn)換后，則需要6200個脈沖。
1.2 ICL7135時序圖
圖1所示是Vid為常數(shù)時的ICL7135時序圖，由圖1可知：在Signal-Integrate（即信號積分）相開始時，ICL7135的BUSY信號線跳高并一直保持高電平，直到De integrate（去積分）相結(jié)束時才跳回低電平。在滿量程情況下，這個區(qū)域中的最多脈沖個數(shù)為30002個。其中De integrate（去積分）相的脈沖個數(shù)反映了轉(zhuǎn)換結(jié)果。
圖2是不同Vid值時的ICL7135時序。由圖2可見：對于不同模擬量輸入，ICL7135的BUSY信號的高電平寬度也不同。
2 與單片機系統(tǒng)的串行連接
在ICL7135與單片機系統(tǒng)進行連接時，如果使用ICL7135的并行采集方式，則不但要連接BCD碼數(shù)據(jù)輸出線，又要連接BCD碼數(shù)據(jù)的位驅(qū)動信號輸出端，這樣至少需要9根I/O口線。因此，系統(tǒng)的連接比較麻煩，且編程也非常復雜。
而ICL7135的串行接法是通過計脈沖數(shù)的方法來獲得測量轉(zhuǎn)換結(jié)果的。由其時序分析可知，在Deintegrate（去積分）相，其脈沖數(shù)與轉(zhuǎn)換結(jié)果具有一一對應關(guān)系。
實際上，可以通過單片機
（例如ATMEL公司的51系列單片機AT89C52）的定時器T0（也可以使用定時器T1）來計脈沖器。由于，定時器T0所用的CLK頻率是系統(tǒng)晶振頻率的1/12。因此可利用單片機（AT89C52）的ALE信號作為ICL7135的脈沖（CLK）輸入。但要注意，在軟件設計編程中，若指令中不出現(xiàn)MOVX指令，ALE端產(chǎn)生的脈沖頻率將是晶振的1/6。至此，便可找到定時器所使用的頻率與單片機系統(tǒng)晶振頻率的關(guān)系，以及ICL7135所需的頻率輸入與單片機系統(tǒng)晶振頻率的關(guān)系。
為了使定時器T0的計數(shù)脈沖的ICL7135工作所需的脈沖同步，可以將ICL7135的BUSY信號接至AT89C52的P3.2（INT0）引腳上，并且將定時器T0的選通控制信號GATE倍1。此時定時器T0是否工作將受BUSY信號的控制。由上述時序圖可知，當ICL7135開始工作時，即在積分波形的Signal-Integrate相開始時，也就是ICL7135的BUSY信號跳高時，定時器T0才開始工作，且定時器T0的TH0、TL0所記錄的數(shù)據(jù)與ICL7135的測試脈沖（從積分波形的Signal-Integrate相開始時Deintegrate相結(jié)束這一區(qū)域內(nèi)的脈沖稱為測量脈沖）存在一定的比例關(guān)系。其系統(tǒng)連接圖如圖3所示。
在這種情況下，由于定時器T0和ICL7135所用的時鐘不是同一路。因此，應當找到定時器T0所記錄的數(shù)據(jù)和測量脈沖之間的某種比例關(guān)系。其比例關(guān)系如下：
Ftime=Fosc/12
Fale=Fosc/6
Freal=Fosc/24
Ficl=Fale/N
其中，F(xiàn)osc為系統(tǒng)晶振頻率；Ftime為定時器所用頻率；Fale為單片機ALE輸出的頻率；Freal為ICL7135的測量脈沖頻率；Ficl為ICL7135所用的輸入頻率，該頻率可通過Dale分頻得到。N為分頻比，該系統(tǒng)中N應選為4。
圖4 ICL7135A/D轉(zhuǎn)換器與系統(tǒng)的連接圖
由上述頻率之間的比率關(guān)系可知，AT98C52的定時器T0所用的頻率是ICL7135的測量脈沖頻率的兩倍。因此，定時器T0所記錄的脈沖數(shù)也是ICL7135的測量脈沖的兩倍。圖中，分頻數(shù)可根據(jù)ICL7135的要求和單片機的時鐘頻率來選擇。在這里，提倡使用四分頻，這樣可使定時器T0在對測量脈沖計數(shù)時不會溢出。若使用4以上的分頻數(shù)，則需在軟件上作一下改進。
要得到測量脈沖的個數(shù)，只需將定時器所記錄的脈沖個數(shù)除以2即可。而要得到A/D轉(zhuǎn)換結(jié)果所對應的脈沖數(shù)則應用測量脈沖的個數(shù)減去10001。這些轉(zhuǎn)換通常可通過軟件完成，因此非常簡單。通過A/D轉(zhuǎn)換結(jié)果所對應的脈沖數(shù)可得到被測的模擬量。通過對串行方式的討論可以看出：使用這種方法可以不再使用8255芯片來擴展口線。其優(yōu)點是占用口線少，能節(jié)省系統(tǒng)的硬件資源，提高系統(tǒng)的抗干擾能力，不用添加任何擴展口線器件，從而使系統(tǒng)的成本得到降低。
3 基于單片機系統(tǒng)的電壓表設計
3.1 系統(tǒng)的硬件
圖4所示是單片機電壓表系統(tǒng)中ICL7135與單片機系統(tǒng)的典型連接示意圖。圖中，單片機系統(tǒng)的晶振為6MHz，單片機的ALE信號頻率為1MHz；考慮到系統(tǒng)連接方面和單片機ALE信號頻率范圍等因素，筆者取ICL7135的輸入頻率為ALE信號的四分頻，即選用125kHz。這樣選用的好處是T0定時器在對測量脈沖計數(shù)時不會產(chǎn)生溢出。
3.2 系統(tǒng)的軟件設計
ICL7135A/D與單片機連接電路的軟件設計系統(tǒng)的程序流程圖如圖5所示。
該軟件流程圖由三部分組成。其中轉(zhuǎn)換子程序是在主程序中調(diào)用的，目的是為了不占用很長的中斷時間。T0計數(shù)器設定為方式1、定時狀態(tài)、選通控制設為“1”。故TMOD控制字設置為“05H”。由于T0計數(shù)器用的是系統(tǒng)的晶振頻率，因此與設定為計數(shù)狀態(tài)效果一樣。
4 結(jié)束語
ICL7135的串行方式在實踐中的應用效果很好。與并行方式相比，其突出的優(yōu)點是結(jié)構(gòu)簡單、程序簡潔、占用單片機的資源少、可提高抗干擾能力，同時可提高儀器的檢測可靠性，并且可在不添加任何擴展口線器件的情況下使系統(tǒng)的成本得到降低。
下載文檔
