基于ADSP-TS201S的圖像采集處理系統(tǒng)

引言

    隨著人們對實時信號處理要求的不斷提高和大規(guī)模集成電路的迅速發(fā)展，作為數(shù)字信號處理核心和標志的數(shù)字信號處理器DSP芯片得到了快速的發(fā)展和應(yīng)用。它不但可以廣泛應(yīng)用于通信系統(tǒng)、圖形／圖像處理、雷達聲納、醫(yī)學(xué)信號處理等實時信號處理領(lǐng)域。就ADI公司而言，繼16-bit定點ADSP21xx和32-bit浮點ADSP21xxx系列之后，日前又推出了TigerSHARC系列的新型器件。本文介紹使用該系列中的ADSP-TS201S芯片實現(xiàn)一個圖像采集處理系統(tǒng)的設(shè)計方案。

系統(tǒng)總體方案

    該系統(tǒng)可以完成圖像的采集、處理和顯示，從而實現(xiàn)目標識別與跟蹤的智能信號處理。該系統(tǒng)是對攝像機數(shù)字，模擬兩路視頻數(shù)據(jù)進行采集，處理后通過PCI總線在PC機上顯示出來。整個系統(tǒng)主要由視頻信號采集模塊、DSP圖像處理模塊、PCI接口模塊三個部分組成（圖1）。

圖1 圖像采集處理系統(tǒng)框圖

·視頻信號采集模塊

    攝像機提供兩路視頻信號：一路模擬視頻，一路數(shù)字視頻。

    模擬視頻信號經(jīng)過鉗位校正、放大后，將信號送入到A/D轉(zhuǎn)換器，再經(jīng)FPGA鎖存后將視頻信號發(fā)送給DSP1；經(jīng)視頻同步分離電路，由LM1881分離出模擬視頻的行、場同步信號，用于控制視頻數(shù)據(jù)采集到DSP1，以便進行圖像處理。鉗位校正、視頻同步電路如圖2所示。模擬視頻經(jīng)運放輸入，將中心電平調(diào)到3.3V，加到A/D輸入端。A/D轉(zhuǎn)換后的數(shù)據(jù)進入FPGA鎖存。運放均采用ADI公司的AD8047AR，A/D轉(zhuǎn)換器采用ADI公司的AD9050。AD9050為10位A／D轉(zhuǎn)換器，取其高8位進入FPGA。采樣時鐘12MHz，與數(shù)字視頻信號相同。由FPGA對48MHz時鐘四分頻產(chǎn)生。

圖2 模擬視頻輸入轉(zhuǎn)換電路

    FPGA采用ALTERA公司的CYCLONE系列EP1C3T144C-6，配置芯片采用EPC2LC20。EP1C3T144C-6具有將差分信號轉(zhuǎn)單端信號的專用I/O口。鎖存在FPGA的數(shù)字，模擬兩路視頻信號根據(jù)工作模式選擇輸出到DSP1數(shù)據(jù)總線上，由DSP1讀入處理，數(shù)據(jù)速率與模擬視頻的采樣速率，數(shù)字視頻的數(shù)據(jù)速率相同。工作模式選擇，開關(guān)控制通過PIC9054引入到FPGA。

·DSP處理器模塊

    DSP處理器陣列模塊主要由4片高速高性能的DSP處理芯片ADSP-TS201S組成多DSP處理器系統(tǒng)，ADSP-TS201S性能如下：

基本性能指標如下：

外部端口 1G字節(jié)每秒；鏈路口（每個）1G字節(jié)每秒

    DSP處理器陣列模塊中DSP1是用來整理所收集到的視頻信號，并進行相應(yīng)的預(yù)處理后，將數(shù)據(jù)分發(fā)送到后面的DSP，進行進一步的處理。

    DSP1并行口應(yīng)接FPGA輸出的視頻數(shù)據(jù)，還要接FLASH，完成DSP加載。DSP1的IRQ0,IRQ1分別作視頻輸入的幀中斷和行中斷，接到FPGA。其連接電路如下圖3所示。

    FLASH選用AMD公司的AM29LV017D，為2M x 8-Bit的存儲器，可通過DSP1對FLASH編程，要保證在FLASH讀寫時，F(xiàn)PGA的數(shù)據(jù)輸出總線D0～D13為高阻，反之，在數(shù)據(jù)通道運行時，也應(yīng)使FLASH輸出為高阻，故用BMS來選片F(xiàn)LASH。

圖3 DSP1與FPGA,FLASH 連接圖

    DSP處理器陣列模塊中DSP2和DSP3是用來實現(xiàn)圖像處理中的主要算法。DSP2和DSP3分別用鏈路口與DSP1連接，接收由DSP1傳送來的數(shù)據(jù)，DSP2和DSP3也分別用鏈路口連接DSP4，通過鏈路口將處理的數(shù)據(jù)傳送給DSP4，進行下一步處理和數(shù)據(jù)整理。另外，DSP2和DSP3也直接采用鏈路口連接，實現(xiàn)DSP2和DSP3之間的通道，從而可以方便地將DSP2和DSP3配置成流水線或并行處理模式。

    DSP處理器陣列模塊中DSP4接收DSP2和DSP3發(fā)送來的數(shù)據(jù)，進行進一步處理后，將最后處理的數(shù)據(jù)通過數(shù)據(jù)總線發(fā)送到雙端口RAM，通過PCI接口芯片PCI9054，將數(shù)據(jù)發(fā)送給PC機。該雙端口RAM采用3片IDT70LV27（32K x 16-Bit），組成96K x 16-Bit方式，保證一次寫完一幀（320×240個象素，每個象素兩個字節(jié)），當DSP4寫滿一幀圖像數(shù)據(jù)后，向PC機產(chǎn)生中斷，請求PC機將數(shù)據(jù)讀走，當PC機讀取完一幀圖像數(shù)據(jù)后，應(yīng)提供相應(yīng)的應(yīng)答，允許DSP4刷新雙口RAM。DSP陣列機互連電路如圖1所示，DSP4與雙口RAM的連接如圖4所示。DSP4接3片雙口RAM，與PCI9054形成接口。DSP4的FLAG0作為通過PCI9054輸出的視頻傳輸握手信號。

    ADSP-TS201S陣列機采用鏈路口互連方式，在主要的數(shù)據(jù)傳輸方向設(shè)置了數(shù)據(jù)傳輸啟動FLAG信號到接收方的IRQ產(chǎn)生中斷，以便更好的實現(xiàn)時序的匹配。

    DSP1引入了工作/關(guān)閉選擇（FLAG1輸入），數(shù)據(jù)模式（數(shù)字/模擬）選擇由DATA14引腳讀入，可以在一幀數(shù)據(jù)開始輸入時，讀入一次數(shù)據(jù)選擇模式，此后就可以不再處理了。

圖4 DSP4與雙口RAM接口