基于LPC2131嵌入式系統(tǒng)的CAN模塊設計與實現(xiàn)

時間：2006-10-18 10:17:00

關(guān)鍵字：嵌入式系統(tǒng) 模塊設計 LPC2131 CAN模塊

手機看文章

掃描二維碼
隨時隨地手機看文章

[導讀]以philips的ARM7處理器LPC2131為例，給出了較為通用的硬件設計和基于嵌入式實時操作系統(tǒng)mCOS-II實現(xiàn)CAN通信的關(guān)鍵軟件代碼。

摘要： 對于內(nèi)部沒有集成CAN控制器的處理器可通過外部擴展CAN接口來實現(xiàn)CAN通訊。以philips的ARM7處理器LPC2131為例，給出了較為通用的硬件設計和基于嵌入式實時操作系統(tǒng)μCOS-II實現(xiàn)CAN通信的關(guān)鍵軟件代碼。
關(guān)鍵詞： LPC2131；CAN總線；ARM；μCOS-II；嵌入式系統(tǒng)

    隨著信息技術(shù)技術(shù)的飛速發(fā)展， ARM技術(shù)方案架構(gòu)作為一種具備低功耗、高性能、以及小體積等特性的32位嵌入式微處理器，得到了眾多的知識產(chǎn)權(quán)授權(quán)用戶，其中包括世界頂級的半導體和系統(tǒng)公司。目前已被廣泛的用于各類電子產(chǎn)品，汽車、消費娛樂、影像、工業(yè)控制、海量存儲、網(wǎng)絡、安保和無線等領(lǐng)域。被業(yè)界人士認為，基于ARM的技術(shù)方案是最具市場前景和市場優(yōu)勢的解決方案。

    現(xiàn)場總線CAN是為解決現(xiàn)代汽車中眾多的電控模塊之間的數(shù)據(jù)交換而開發(fā)的一種串行通信協(xié)議。由于其具有多主站依據(jù)優(yōu)先權(quán)進行總線訪問，采用非破壞性總線仲裁，可完成對通信數(shù)據(jù)的錯誤檢驗和優(yōu)先級判別，數(shù)據(jù)長度最多為8個字節(jié)，傳輸時間短，受干擾的概率低，抗干擾能力較強，通信速率最高可達1Mbit/s等特點，它被廣泛應用在汽車，工業(yè)，消費類電子等領(lǐng)域，而被公認為是最有前途的現(xiàn)場總線之一。

    基于ARM在嵌入式系統(tǒng)方面優(yōu)勢和CAN總線的廣泛應用，目前越來越多的ARM處理器內(nèi)部都自帶了CAN控制器，極大的方便了開發(fā)人員對CAN總線的開發(fā)。但目前仍有些產(chǎn)品中的ARM處理器沒有內(nèi)置CAN控制器，為了能夠適應節(jié)點間對數(shù)據(jù)傳輸所提出的實時性，可靠性的要求，同時又不改變原來的硬件結(jié)構(gòu)，通過外擴CAN接口模塊來實現(xiàn)CAN通信成了一個較為合適的選擇。

    本文基于ARM7TDMI-S處理器LPC2131，對內(nèi)部沒有集成CAN控制器的處理器，設計了較為通用的CAN接口模塊的硬件電路，并對CAN總線進行了可靠性設計，而且對基于嵌入式實時操作系統(tǒng)μCOS-II實現(xiàn)CAN通信，進行了嵌入式軟件的設計，最終在實踐中對CAN總線通訊的可靠性和可行性進行了驗證。

LPC2131

Philips LPC2131是基于ARM7TDMI-S的高性能32位RISC微控制器，它一方面具有ARM處理器的所有優(yōu)點：低功耗、高性能；同時又具有較為豐富的片上資源，非常適合嵌入式產(chǎn)品的開發(fā)。其特點如下：

·集成了Thumb擴展指令集。
·32KB可在系統(tǒng)中編程(ISP)的片內(nèi)Flash和可在應用中編程(IAP)的8KB RAM，具有向量中斷控制器。
·2個UART，2個I2C串行接口，2個SPI串行接口，2個定時器(7個捕獲/比較通道)，PWM單元可提供多達6個PWM輸出,8通道10位ADC，實時時鐘RTC，看門狗定時器WDT，48個通用I/O引腳。
·CPU時鐘高達60MHz，具有片內(nèi)晶體振蕩器和片內(nèi)PLL。

LPC2131內(nèi)部沒有集成CAN控制器，而無法利用CAN總線來進行通訊。為了使得LPC2131能夠利用CAN總線進行通訊，可以通過外部擴展來拓展其功能。

硬件電路設計

由于LPC2131是由3.3V供電的ARM7TDMI-S微處理器，其各個IO引腳是3.3V的TTL電平，而且可以承受5V的電壓。而獨立CAN控制器SJA1000是5V供電，其各個IO口的電平是5V的TTL電平，所以二者兼容，其IO可以直接相連。

LPC2131與CAN控制器接口

LPC2131與CAN控制器接口如圖1所示，LPC2131的P0.8~P0.15與SJA1000的AD0~AD7直接相連實現(xiàn)數(shù)據(jù)交互，P0.22，P0.25，P0.31，P0.23分別與SJA1000的ALE/AS,RD/E，WR，CS相連實現(xiàn)讀寫和片選，P0.30，P0.27分別與SJA1000的INT，RST相連實現(xiàn)中斷和復位。LPC2131訪問SJA1000時，可通過軟件模擬SJA1000中所規(guī)定的讀寫時序來進行，SJA1000的模式引腳MODE通過VCC而置為高電平，使得SJA1000工作在Intel的模式。

圖1 LPC2131與CAN控制器接口電路

CAN收發(fā)器與CAN總線接口

CAN收發(fā)器與CAN總線的接口如圖2所示，其中SJA1000的TX0,RX0分別與CAN收發(fā)器的TXD，RXD相連，為提高CAN收發(fā)器82C250與CAN總線的接口部分的抗干擾能力，特在82C250 的CANH 和CANL 引腳串接一個共模扼流圈，以消除一定的共模干擾，而使得總線差分信號能夠順利通過。并且CANH和CANL分別通過一個磁珠與總線相連，以起到消除一定的高頻干擾。同時CANH 和CANL與地之間并聯(lián)了兩個30pf 的小電容，可以起到濾除總線上的高頻干擾和一定的防電磁輻射的能力。另外在兩根CAN總線接入端與地之間分別接了一個TVS,當CAN 總線有較高的電壓時通過TVS的擊穿而接地，可起到一定的過壓保護作用。82C250 的Rs引腳上接有一個斜率電阻以降低CAN總線的向外輻射。

圖2 CAN收發(fā)器與總線接口電路

對于其他無內(nèi)置CAN控制器的能夠承受5V的TTL電平的處理器來說，只需改變與SJA1000的數(shù)據(jù)端口ALE/AS，RD/E，WR，CS，INT，RST相連接的引腳即可完成外擴CAN接口的硬件設計工作，否則在兩者之間加一個邏輯電平轉(zhuǎn)換的器件即可。

軟件設計

對SJA1000的讀寫訪問

    由于LPC2131的48個引腳全是IO,所以首先需要通過軟件模擬讀寫SJA1000的時序，來對SJA1000進行操作，進而完成CAN通訊功能。

    依據(jù)SJA1000在Intel模式下的讀寫時序[4]，可編寫LPC2131通過CAN控制器SJA1000發(fā)送數(shù)據(jù)的寫函數(shù)void WriteCan(uint8 Addr,uint8 Data)和接受CAN控制器所接受的數(shù)據(jù)的讀函數(shù)uint8 ReadCan(uint8 Addr),其中Addr為SJA1000相應的寄存器的地址，Data為LPC2131所發(fā)送的數(shù)據(jù)，讀函數(shù)ReadCan可返回所接受的數(shù)據(jù)。

CAN通訊的實現(xiàn)

    要實現(xiàn)一個CAN通訊需要實現(xiàn)3個功能模塊：對SJA1000的初始化模塊；數(shù)據(jù)發(fā)送模塊；數(shù)據(jù)接受模塊。

·對SJA1000的初始化模塊
    在開始通訊之前，首先要在SJA1000的各個功能寄存器進行設置，包括模式寄存器，波特率，時鐘分頻器，中斷使能寄存器，，濾波寄存器，輸出控制寄存器。

uint8 IniSJA1000(uint8 BTR0,uint8 BTR1)
{
IO0CLR=CS;      //片選SJA1000
WriteCan(0,0x09); //進入復位模式
WriteCan(31,0xe8); //設置時鐘分頻器
WriteCan(4,0xfd); //設置中斷使能寄存器
WriteCan(16,AcceptCode1);//設置驗收代碼1
WriteCan(17,AcceptCode2);//設置驗收代碼2
WriteCan(18,AcceptCode3);//設置驗收代碼3
WriteCan(19,AcceptCode4);//設置驗收代碼4
WriteCan(20,MaskCode1); //設置驗收屏蔽1
WriteCan(21,MaskCode2); //設置驗收屏蔽2
WriteCan(22,MaskCode3); //設置驗收屏蔽3
WriteCan(23,MaskCode4); //設置驗收屏蔽4
WriteCan(6,BTR0); //設置總線時序寄存器1
WriteCan(7,BTR1); //設置總線時序寄存器2
WriteCan(8,0xfa); //設置輸出控制積存器
WriteCan(0,0x08); //進入操作模式
OSCANMbox=OSMboxCreate(0);/建立CAN通
   訊郵箱
if (OSCANMbox==NULL)
{
return FALSE;
}
return TRUE;
}

·數(shù)據(jù)發(fā)送模塊
    假設要發(fā)送的數(shù)據(jù)的ID存儲在數(shù)組ID[4]中，數(shù)據(jù)存儲在數(shù)組SendData[8]中，其發(fā)送模塊程序如下所示，其中參數(shù)DLC為發(fā)送的字節(jié)數(shù)，F(xiàn)F為幀類型，即0為數(shù)據(jù)幀，1為遠程幀。
void Tx(uint8 DLC,uint8 FF)
{
uint8 i;
OS_ENTER_CRITICAL();
If (FF==0x01)
{
WriteCan(16,DLC+0x80);     //數(shù)據(jù)幀
}
else
{
WriteCan(16,DLC+0xd0);    //遠程幀
}
WriteCan(17,ID[0]);
WriteCan(18,ID[1]);
WriteCan(19,ID[2]);
WriteCan(20,ID[3]);         //TX標識碼
for (i=0;i<DLC;i++)
WriteCan(21+i,sentdata[i]); //TX數(shù)據(jù)
WriteCan(1,0x01);//設置發(fā)送寄存器發(fā)送
OS_EXIT_CRITICAL();
}

·數(shù)據(jù)接受模塊

    根據(jù)電路圖1，采用中斷接受的方式來接受數(shù)據(jù)，LPC2131的P0.30設置為外部中斷3，整個數(shù)據(jù)接受模塊由數(shù)據(jù)接受函數(shù)void ReceiveData(uint8 *Rt)、中斷處理函數(shù)Can_Exception(void)構(gòu)成。當SJA1000接受到CAN總線數(shù)據(jù)，通過接收中斷使得LPC2131產(chǎn)生外部中斷3而使其進入中斷處理函數(shù)，進而對接受到的數(shù)據(jù)進行處理。其中數(shù)據(jù)接受函數(shù)和中斷處理函數(shù)如下：

void ReceiveData (void)
{
uint8 i, err，*Rt；
OS_ENTER_CRITICAL();
Rt=(uint8 *)OSMboxPend(OSCANMbox,0,&err);
//通過郵箱接受數(shù)據(jù)
for (i=0;i<13;i++)
ReceiveData[i]=*Rt++;    //將接受到的數(shù)據(jù)存在
          全局變量中供后續(xù)處理
OS_EXIT_CRITICAL();
}
void Can_Exception(void)
{
uint8 temp[13],i;
OS_ENTER_CRITICAL();
for (i=0;i<13;i++)
temp[i]=ReadCan(16+i); //讀取CAN數(shù)據(jù)
OSMboxPost(OSCANMbox,(void *)temp); //將
     CAN數(shù)據(jù)以郵箱發(fā)送到接受函數(shù)
EXTINT=0x08;  //清楚ENT3
VICVectAddr=0;       //中斷返回
OS_EXIT_CRITICAL();
}

結(jié)語

以ARM芯片作為主控制器，CAN總線作為數(shù)據(jù)傳輸方式來進行通訊的嵌入式系統(tǒng)得到了越來越廣泛的應用。同時CAN通訊的可靠性也成為影響系統(tǒng)性能的關(guān)鍵部分之一。本文以LPC2131為例，給出了一類微處理器與CAN控制器SJA1000之間的較為通用的硬件連接方法，對CAN總線進行了可靠性設計，并基于嵌入式實時操作系統(tǒng)μCOS-II進行了CAN通訊軟件開發(fā)，該設計現(xiàn)已在工廠車間中的分布式監(jiān)控系統(tǒng)中得到了應用，運行可靠、穩(wěn)定。

參考文獻：

1. Jean J.Labrosse 著，MicroC/OS-II The Teal-Time Kernel(SecondEdition) 邵貝貝等譯．“嵌入式實時操作系統(tǒng)uC/OS-II(第二版)”，北京航空航天大學出版社，2003年5月
2. 杜春雷，“ARM 體系結(jié)構(gòu)與編程”，清華大學出版社，2003
3. LPC2131/LPC2132/2138 Product data，Philips Semiconductors．2004
4. SJA1000 Datasheet,Philips Semiconducto-rs. 1999