Freescale同步串行傳輸SPI優(yōu)化設(shè)計(jì)
目前，F(xiàn)reescale系列的大多數(shù)單片機(jī)總線不能外部加以擴(kuò)展，當(dāng)片內(nèi)I／O或者存儲(chǔ)器不能滿足需求時(shí)，可以使用SPI來(lái)擴(kuò)展各種接口芯片。這是一種最方便的Free-scale系列單片機(jī)系統(tǒng)擴(kuò)展方法。
SPI系統(tǒng)主機(jī)最高頻率=主機(jī)總線頻率／2，從機(jī)最高頻率=從機(jī)總線頻率，即硬件體系決定了SPI的最高工作頻率。如何在硬件體系結(jié)構(gòu)已定的情況下，使I/O或存儲(chǔ)器數(shù)據(jù)傳輸效率最高，成為SPI使用的一個(gè)關(guān)鍵問(wèn)題。
1 同步串行傳輸SPI結(jié)構(gòu)及常規(guī)操作
圖1為Freescale同步串行傳輸SPI的體系結(jié)構(gòu)圖。
對(duì)Freescale同步串行傳輸體系來(lái)說(shuō)，一般有兩種操作模式：
①利用中斷通知已經(jīng)傳輸結(jié)束，或者接收完成；
②采用輪詢方式，讀取相應(yīng)寄存器位置，判斷傳輸是否完成。
無(wú)論是哪種模式，其常規(guī)操作流程(無(wú)配置過(guò)程)均如圖2所示。
2 常規(guī)操作中的時(shí)間浪費(fèi)
從圖2中可以看出，當(dāng)CPU向SPI數(shù)據(jù)寄存器中寫(xiě)入1字節(jié)數(shù)據(jù)后，必須等待，直至SPI模塊通知傳輸結(jié)束，才能寫(xiě)入下一個(gè)字節(jié)。這是由于SPI數(shù)據(jù)模塊由兩部分構(gòu)成：一部分是數(shù)據(jù)寄存器；另一部分是移位寄存器。當(dāng)CPU向SPI數(shù)據(jù)寄存器寫(xiě)入1字節(jié)后，SPI模塊需要將8位數(shù)據(jù)傳入移位寄存器，在每個(gè)SPI時(shí)鐘周期內(nèi)傳出1位數(shù)據(jù)。由于采樣的原因，SPI的最大速率=BUS_CLK／2，所以當(dāng)CPU向SPI寫(xiě)入一個(gè)8位數(shù)據(jù)后，必須等待8×2的時(shí)間單位，用于移位寄存器將數(shù)據(jù)串行輸出。在該等待時(shí)間內(nèi)，SPI模塊處于工作狀態(tài)，而CPU則處于等待狀態(tài)。
3 SPI操作的一種優(yōu)化設(shè)計(jì)
根據(jù)第2節(jié)的分析可以得出，常規(guī)SPI操作中的時(shí)間浪費(fèi)在于——移位寄存器將數(shù)據(jù)串行傳輸時(shí)，CPU完全處于等待狀態(tài)。如何利用這個(gè)等待時(shí)間，就是提高SPI系統(tǒng)效率的關(guān)鍵所在。下面是一段標(biāo)準(zhǔn)的SPI讀數(shù)據(jù)操作(省略了清理寄存器操作)：
為了更加清楚地了解程序的操作過(guò)程，對(duì)上面這段代碼進(jìn)行反匯編：
從上面這段程序可以很清楚地看到，程序?qū)⒃冖偬幍却?，直至移位寄存器將?shù)據(jù)傳輸完畢。等待時(shí)間為8個(gè)SPI時(shí)鐘周期，如果采用最高速度1／2總線時(shí)鐘，那么總共需要等待16個(gè)總線時(shí)鐘。如果能將程序進(jìn)行一定調(diào)整，將一些操作轉(zhuǎn)移到需要等待的這個(gè)時(shí)間段內(nèi)，那么可以避免全部或者部分的浪費(fèi)。①處的操作需要5個(gè)總線周期，實(shí)際可以利用的時(shí)間為11個(gè)總線時(shí)鐘?？紤]到匯編中將數(shù)據(jù)傳送到數(shù)據(jù)寄存器的操作，實(shí)際是由兩部分構(gòu)成：第一步，將數(shù)據(jù)讀入A寄存器；第二步，將A寄存器中的值存入SPID數(shù)據(jù)寄存器中。在Freescale的單片機(jī)指令集中，將數(shù)據(jù)存入A寄存器消耗4個(gè)總線周期；INCX需要一個(gè)總線周期；判斷數(shù)據(jù)是否為空的CPX指令需要3個(gè)時(shí)鐘周期；決定是否退出循環(huán)Beq需要3個(gè)總線周期。將這4個(gè)操作轉(zhuǎn)移到等待的時(shí)間內(nèi)，那么等待數(shù)據(jù)從移位寄存器移出的時(shí)間被合理地利用，從而使得傳輸速度達(dá)到最高。
程序修改如下：
4 優(yōu)化后的SPI操作與常規(guī)SPI操作比較
改進(jìn)后的SPI操作與傳統(tǒng)方式的SPI操作分別如圖3和圖4所示。
圖3和圖4是利用Agilent 54622D對(duì)主設(shè)備為MC9S08GB60，從設(shè)備為MCl3192的SPI傳輸采樣。其中，MC9S08GB60總線速度為4 Mbps，SPI傳輸率為1 Mbps；圖3中示波器每格是2μs，而圖4中每格為5μs。一次SPI數(shù)據(jù)傳輸3字節(jié)，比較兩圖，可以很清楚地看到：采用傳統(tǒng)方式的SPI操作，在每個(gè)字節(jié)數(shù)據(jù)之間的停留時(shí)間甚至超過(guò)自身傳輸時(shí)間；而改進(jìn)后的SPI傳輸，每個(gè)字節(jié)之間幾乎不存在等待時(shí)間。
結(jié)語(yǔ)
這種改進(jìn)，從本質(zhì)上來(lái)說(shuō)，是根據(jù)SPI系統(tǒng)自身的特性，調(diào)整、優(yōu)化軟件操作結(jié)構(gòu)，使系統(tǒng)在不改變硬件的條件下，提高工作效率。
下載文檔
