基于ATmega128單片機(jī)的壓電式賈卡控制系統(tǒng)設(shè)計(jì)

0 引 言
    賈卡經(jīng)編機(jī)賈卡裝置自1884年問世以來，已從機(jī)械式發(fā)展到電磁式和現(xiàn)在的壓電式，即Piezo賈卡系統(tǒng)，徹底改變了賈卡裝置需要通絲、移位針等繁雜部件的特點(diǎn)，使賈卡經(jīng)編機(jī)提花部分的機(jī)構(gòu)大大簡化，速度有了很大提高。此外，與計(jì)算機(jī)輔助花型設(shè)計(jì)系統(tǒng)配合，加快了賈卡經(jīng)編織物的設(shè)計(jì)，簡化了上機(jī)工藝，縮短了產(chǎn)品更新周期。Piezo賈卡的成功開發(fā)促進(jìn)了經(jīng)編機(jī)設(shè)備的不斷發(fā)展進(jìn)步，目前機(jī)器速度已經(jīng)大大提高，提花原理也得到了進(jìn)一步的發(fā)展。
    Piezo賈卡導(dǎo)紗針主要由三部分組成：壓電陶瓷、導(dǎo)紗針握持端和可替換的賈卡導(dǎo)紗針。Piezo賈卡元件用于控制經(jīng)編機(jī)上賈卡導(dǎo)紗針的左右偏移。它由兩片壓電陶瓷組成，中間由玻璃纖維層隔離(絕緣)。壓電陶瓷具有“逆壓電效應(yīng)”，將其置于外電場將產(chǎn)生幾何變形。通過控制賈卡元件兩側(cè)交替加上去的正負(fù)電壓，使電陶瓷變形，進(jìn)而使導(dǎo)紗針向左或向右偏移。由于壓電陶瓷效果像電容一樣，使得壓電式導(dǎo)紗針能保持在它的偏移位置上。賈卡導(dǎo)紗針左右兩面都有定位快，可以保證精確的隔離。
    設(shè)計(jì)賈卡控制系統(tǒng)的主要目的就足要根據(jù)經(jīng)編機(jī)的需求，把花型數(shù)據(jù)準(zhǔn)確適時(shí)地執(zhí)行到導(dǎo)紗針，實(shí)現(xiàn)經(jīng)編機(jī)的提花。本文根據(jù)實(shí)際經(jīng)編機(jī)設(shè)備的開發(fā)需求，選用AVR系列單片機(jī)ATmega128為主控芯片，設(shè)計(jì)了壓電式賈卡控制系統(tǒng)，包括控制系統(tǒng)的軟、硬件設(shè)計(jì)，壓電陶瓷賈卡裝置的驅(qū)動電路等。系統(tǒng)將計(jì)算機(jī)技術(shù)和傳統(tǒng)的提花工藝結(jié)合，較好地解決了傳統(tǒng)提花工藝中存在的問題，降低了成本，簡化了操作過程，縮短了新產(chǎn)品的開發(fā)周期。該系統(tǒng)由于成本低，結(jié)構(gòu)簡單，特別適用于實(shí)際賈卡經(jīng)編機(jī)設(shè)備控制部分的技術(shù)改進(jìn)，具有較好的可靠性與實(shí)用性。本系統(tǒng)的設(shè)計(jì)原理和結(jié)構(gòu)的可靠性與實(shí)用性已通過樣機(jī)試運(yùn)行得以證實(shí)。

1 硬件設(shè)計(jì)
1．1 系統(tǒng)總體結(jié)構(gòu)
    圖1所示為系統(tǒng)總體結(jié)構(gòu)框圖。

    圖1中下位機(jī)在系統(tǒng)中所完成的主要工作包括：接收上位機(jī)的選針花型數(shù)據(jù)，并存儲在下位機(jī)的存儲器FM24C512中；接收上位機(jī)的同步和歸零信號，并根據(jù)存儲器中的選針花型數(shù)據(jù)驅(qū)動賈卡陶瓷導(dǎo)紗針，以實(shí)現(xiàn)提花控制。
1．2 單片機(jī)控制系統(tǒng)總體設(shè)計(jì)
    下位機(jī)系統(tǒng)硬件結(jié)構(gòu)框圖如圖2所示。AT-mega128單片機(jī)作為系統(tǒng)控制核心，將花型準(zhǔn)備系統(tǒng)設(shè)計(jì)出來的花型數(shù)據(jù)(花型數(shù)據(jù)庫)通過RS 485連接單片機(jī)的串口通信，從上位機(jī)把花型數(shù)據(jù)傳送到外部擴(kuò)展的FM24C512存儲器中，實(shí)現(xiàn)與上位機(jī)的高速多機(jī)通訊，并由ATmega128單片機(jī)按照花型數(shù)據(jù)，與機(jī)器設(shè)備其他部分協(xié)調(diào)控制(同步、歸零等)賈卡經(jīng)編機(jī)所需要的花型，通過賈卡驅(qū)動電路驅(qū)動賈卡陶瓷導(dǎo)紗針，以實(shí)現(xiàn)提花控制。

    單片機(jī)采用MCU的聯(lián)機(jī)仿真和測試的標(biāo)準(zhǔn)接口(JTAG)，可實(shí)時(shí)在線仿真和調(diào)試，方便系統(tǒng)軟件的維護(hù)和升級。系統(tǒng)工作的啟動或停止信號經(jīng)393比較電路、光電隔離電路和斯密特觸發(fā)電路處理后安全可靠穩(wěn)定地到達(dá)控制核心，兩路信號接ATmega128兩路外部中斷接口，以保證信號的實(shí)時(shí)處理。

1．3 硬件各部分設(shè)計(jì)
1．3．1 MCU控制中心
    本經(jīng)編機(jī)賈卡控制系統(tǒng)采用美國ATMEL公司資源豐富的ATmega128產(chǎn)品作為主控芯片進(jìn)行設(shè)計(jì)。ATmega128為基于AVR RISC結(jié)構(gòu)的8位低功耗CMOS微處理器，具有快速、靈活、集成度高，加密性強(qiáng)和易實(shí)現(xiàn)等諸多優(yōu)點(diǎn)。ATmega128具有128 KB的系統(tǒng)內(nèi)可編程FLASH、4 KB的E2PROM、4 KB的SRAM、53個通用I／O口線、32個通用工作寄存器、實(shí)時(shí)時(shí)鐘RTC、4個靈活的具有比較模式和PWM功能的定時(shí)器／計(jì)數(shù)器(T／C)、2個USART、面向字節(jié)的兩線接口TWI、8通道10位ADC、具有片內(nèi)振蕩器的可編程看門狗定時(shí)器、SPI串行端口、與IEEE 1149．1規(guī)范兼容的JTAG測試接口，以及6種可以通過軟件選擇的省電模式。由于其先進(jìn)的指令集以及單周期指令執(zhí)行時(shí)間，ATmega128的數(shù)據(jù)吞吐率高1 MIPS／MHz，比普通的復(fù)雜指令集微處理器高10倍，從而可以緩減系統(tǒng)在功耗和處理速度之間的矛盾。
1．3．2 RS 485通信
    在實(shí)際應(yīng)用中采用一臺主機(jī)控制多臺從機(jī)。根據(jù)設(shè)備的基本要求，從機(jī)與主機(jī)間的通訊速度不需要太高，一般采用9 600 b／s或14 400 b／s即可。所以本系統(tǒng)通訊總線采用半雙工RS 485總線即可達(dá)到要求，且造價(jià)低廉，穩(wěn)定性好。用MAX485芯片在控制信號下可以完成與上位機(jī)的通訊，實(shí)現(xiàn)數(shù)據(jù)的傳輸，主要是接收上位機(jī)傳來的選針花型數(shù)據(jù)以及發(fā)過來的控制命令。
1．3．3 掉電存儲
    圖2中，掉電存儲部分采用FM24C512。它帶有2線工業(yè)標(biāo)準(zhǔn)串行接口的512 KB非易失性FRAM，且與工業(yè)標(biāo)準(zhǔn)24C512的E2PROM的引腳兼容，極易進(jìn)行容量擴(kuò)展。為滿足系統(tǒng)需要，本設(shè)計(jì)采用了兩片F(xiàn)M24C512，組成了1 MB的存儲空間。該存儲器以高達(dá)1 MHz的總線速度執(zhí)行讀操作和無須等待的寫入操作，擦寫次數(shù)超過100億次，避免了一般E2PROM存儲器需要很長的擦寫延遲時(shí)間和輪詢軟件，擦寫次數(shù)并少于100萬次的弊端。其工作電壓是5 V，讀寫頻率在100 kHz時(shí)電流消耗為250μA，具有極低的功耗。可在-40～+85℃的工業(yè)溫度范圍內(nèi)工作，同時(shí)提供45年的數(shù)據(jù)保留能力，信息保存可靠。利用AT-mega128的兩線接口TWI(I2C)對FM24C512進(jìn)行操作，簡單方便，滿足系統(tǒng)要求。正是由于以上原因，系統(tǒng)設(shè)計(jì)舍棄了單片機(jī)自身所具有的E2PROM而采用了FM24C512作為掉電存儲器。
1．3．4 信號傳輸
    系統(tǒng)的控制過程是一個閉環(huán)控制，信號傳輸過程如圖2中所示，MCU通過花型數(shù)據(jù)來驅(qū)動提花機(jī)的賈卡動作，同時(shí)提花機(jī)將賈卡的當(dāng)前狀態(tài)反饋給MCU，MCU根據(jù)實(shí)時(shí)的賈卡狀態(tài)修正或準(zhǔn)備新的花型數(shù)據(jù)并驅(qū)動賈卡動作，從而形成回路控制。
    控制系統(tǒng)一次性傳輸?shù)臄?shù)據(jù)量較大，每臺賈卡經(jīng)編機(jī)上一般有幾千把導(dǎo)紗針同時(shí)動作，單片機(jī)控制導(dǎo)紗針的每一個動作都需要向外輸出幾千位的控制信號，使用并行輸出，受單片機(jī)端口數(shù)限制必定行不通。使用串行轉(zhuǎn)并行輸出則可以很好地解決問題，所以系統(tǒng)采取的是單片機(jī)串行輸出花型數(shù)據(jù)到賈卡的驅(qū)動電路，驅(qū)動電路將串行數(shù)據(jù)轉(zhuǎn)化成并行數(shù)據(jù)執(zhí)行動作的方式。雖然串行比并行傳輸?shù)乃俣嚷?，但根?jù)實(shí)際需要在規(guī)定的時(shí)間內(nèi)傳輸完幾千位的數(shù)據(jù)還是可以做到的。因此，信號傳輸過程對速度和抗干擾能力的要求較高，同時(shí)系統(tǒng)中賈卡驅(qū)動電路設(shè)計(jì)至關(guān)重要。
    為防止電源等對信號的干擾，對輸出的花型數(shù)據(jù)信號進(jìn)行光電隔離，經(jīng)隔離后的信號通過信號長線驅(qū)動器MC3487轉(zhuǎn)換成RS 422信號，將TTL邏輯電平變?yōu)殡娢恍盘杹韺?shí)現(xiàn)信息傳送。同理，MCU接收的反饋賈卡狀態(tài)信號也需要經(jīng)過長線驅(qū)動器MC3487和長線驅(qū)動接收器MC3486的處理后經(jīng)過光隔進(jìn)入單片機(jī)。這樣的設(shè)計(jì)不僅可以增加系統(tǒng)的抗干擾能力，同時(shí)可以支持較高的傳輸速率和較長的傳輸距離。
1．3．5 光電隔離
    為滿足系統(tǒng)高速、低功耗、可靠的信號傳輸要求，光隔部分采用6N137光耦合器。它是一款用于單通道的高速光耦合器，其內(nèi)部有一個850 nm波長A1GaAsLED和一個集成檢測器組成，其檢測器由一個光敏二極管、高增益線性運(yùn)放及一個肖特基箝位的集電極開路的三極管組成。具有溫度、電流和電壓補(bǔ)償功能，高的輸入輸出隔離，LSTTL／TTL兼容，高速(典型為10 MBd)，5 mA的極小輸入電流。
1．3．6 賈卡驅(qū)動
    本設(shè)計(jì)采用硅結(jié)構(gòu)的CMOS器件74HC595作為串行移位輸出，其兼容低電壓TTL電路，遵守JEDEC標(biāo)準(zhǔn)。8位串行輸入、8位串行或并行輸出，具有8位移位寄存器和一個存儲器，三態(tài)輸出功能。移位寄存器和存儲器是分別的時(shí)鐘。輸出寄存器可以直接清除，具有1OO MHz的移位頻率，并行輸出，總線驅(qū)動。數(shù)據(jù)在SHCP上升沿進(jìn)入移位寄存器后，在STCP上升沿輸出到并行口進(jìn)行驅(qū)動。串行移位輸出電路原理如圖3所示。

    根據(jù)賈卡導(dǎo)紗針的工作原理，驅(qū)動電路要根據(jù)花型數(shù)據(jù)給壓電陶瓷加正或負(fù)60 V直流電。驅(qū)動電路如圖4所示，主要由74HC541為八緩沖器／驅(qū)動器、2個2N5551型三極管、2個2N5401等組成。

    壓電陶瓷驅(qū)動電路的工作原理為：由控制系統(tǒng)輸出的脈沖信號DIN，一路輸入到第一組由QA1和QA3組成的正電源開關(guān)電路，另外一路經(jīng)過74HC541緩沖輸入到第二組由QA2和QA4組成的負(fù)電源開關(guān)電路，這兩組開關(guān)電路由DIN統(tǒng)一控制。當(dāng)DIN為高時(shí)，第一組開關(guān)電路導(dǎo)通，第二組關(guān)斷，正電壓+V輸出加到壓電陶瓷端(VOUT)；當(dāng)DIN為低時(shí)，第二組開關(guān)電路導(dǎo)通，第一組關(guān)斷，負(fù)電壓-V輸出加到電陶瓷端(VOUT)。這樣通過系統(tǒng)輸出的脈沖信號不斷變化即能控制壓電陶瓷導(dǎo)紗針的左右擺動，將電能轉(zhuǎn)換成機(jī)械能，實(shí)現(xiàn)提花選針。

    在脈沖開關(guān)電路中，為了盡量接近理想開關(guān)，晶體管則一定要工作于飽和或截止?fàn)顟B(tài)，而放大狀態(tài)則只是在飽和、截止兩個狀態(tài)相互轉(zhuǎn)換的瞬間經(jīng)過一下。根據(jù)壓電陶瓷片驅(qū)動電壓60 V及驅(qū)動電流(幾十毫安左右)，本驅(qū)動電路選擇2N5551和2N5401型三極管(Icm=600 mA，Bvceo>160 V)，經(jīng)驗(yàn)算，各三極管在此電路中能飽和。該驅(qū)動電路設(shè)計(jì)合理實(shí)用。

2 軟件設(shè)計(jì)
    根據(jù)控制系統(tǒng)的功能要求并結(jié)合上述硬件設(shè)計(jì)，再結(jié)合系統(tǒng)選取針花型數(shù)據(jù)的存儲、花型驅(qū)動信號、主從機(jī)的數(shù)據(jù)通訊及控制等功能。然后由RS 485半雙工總線的特性設(shè)計(jì)出命令表及協(xié)議。MCU在編程狀態(tài)下，通過RS 485總線接收上位機(jī)發(fā)送的數(shù)據(jù)，并按順序存儲在掉電存儲器中；在運(yùn)行狀態(tài)下，從機(jī)在同步及歸零信號控制下，按順序?qū)?shù)據(jù)從掉電存儲器中讀出，并將其解壓后轉(zhuǎn)換成一組賈卡導(dǎo)紗針。軟件程序采用模塊化的編程思想，采用匯編和C語言混合編寫的方法。
2．1 RS 485通信程序
    RS 485通信任務(wù)是從上位機(jī)把花型數(shù)據(jù)或者發(fā)過來的控制命令傳送到外部擴(kuò)展的FM24C512存儲器中。系統(tǒng)采用半雙工工作方式，接收上位機(jī)的花型數(shù)據(jù)，則單片機(jī)利用USART串口采用應(yīng)答式實(shí)現(xiàn)與上位機(jī)的通信，程序流程如圖5所示。

2．2 花型控制程序
    本控制系統(tǒng)的控制信號傳輸采用串行轉(zhuǎn)并行傳輸技術(shù)。其串行傳輸采用的是軟件模擬串行同步傳輸。CPU從片外FM24C512讀取花型控制信息，經(jīng)單片機(jī)端口在時(shí)序(SHCP)配合下串行傳送給74HC595進(jìn)行移位緩存，數(shù)據(jù)依次由高位到低位傳輸。傳送完花型控制信號后，單片機(jī)CPU處于等待狀態(tài)。當(dāng)現(xiàn)場向單片機(jī)發(fā)送使能信號時(shí)，則單片機(jī)對74HC595的STCP發(fā)送一個上升沿脈沖信號，從而緩沖的所有數(shù)據(jù)并行輸出，從而賈卡導(dǎo)紗針實(shí)現(xiàn)一次動作。其程序框圖如圖6所示。

3 系統(tǒng)可靠性設(shè)計(jì)
    賈卡經(jīng)編機(jī)對系統(tǒng)可靠性要求很高，在系統(tǒng)工作時(shí)，不能出現(xiàn)死機(jī)及其他異?，F(xiàn)象。因此系統(tǒng)在軟硬件設(shè)計(jì)過程中對可靠性加以特殊的重視。下面介紹幾種提高系統(tǒng)可靠性的主要措施。
    (1)ATmega128自身具有看門狗功能，可在系統(tǒng)異常發(fā)生時(shí)自行重啟。
    (2)信號光電隔離，分組供電。采用穩(wěn)定可靠的DC-DC模塊24S05由24 V直流電源得到單片機(jī)需要的5 V電源，光耦及MC3486或3487需要的5 V電源另外供應(yīng)，同時(shí)24 V電源為393提供電源。
    (3)提高元器件及其印刷電路板的可靠性。關(guān)鍵元器件要嚴(yán)格篩選，電路板布線要嚴(yán)格按照PCB布線規(guī)則，充分考慮電磁兼容、抗干擾等要求。
    (4)良好的接地系統(tǒng)，提高安全性，抑制干擾。
    (5)程序采用匯編語言和C語言混合編寫，以適應(yīng)要求較嚴(yán)格的時(shí)序問題。
    (6)采取充分的軟件可靠性措施，例如采用串行數(shù)據(jù)的出錯重傳和延時(shí)調(diào)整、嚴(yán)格各端口的控制字、超時(shí)判斷等。

4 結(jié) 語
    本系統(tǒng)設(shè)計(jì)集成了花型數(shù)據(jù)的提取、存儲、傳輸、校驗(yàn)及控制等一系列功能，實(shí)現(xiàn)了花型數(shù)據(jù)的數(shù)字化傳輸功能，提高了賈卡經(jīng)編機(jī)提花控制系統(tǒng)的數(shù)字化水平，大大節(jié)約了花型控制的成本。此賈卡控制系統(tǒng)與計(jì)算機(jī)輔助花型設(shè)計(jì)系統(tǒng)配合可以加快賈卡經(jīng)編織物的設(shè)計(jì)，簡化上機(jī)工藝，縮短產(chǎn)品更新周期，可以很好地改進(jìn)賈卡經(jīng)編機(jī)設(shè)備的控制技術(shù)，系統(tǒng)的可靠性與實(shí)用性在樣機(jī)試運(yùn)行中已經(jīng)得到證實(shí)。