法拉電容也叫超級電容器，雙電層電容，其體積小、容量大、電壓記憶特性好、可靠性高。與充電電池相比,具有充電時間短、功率密度高、使用壽命長、低溫特性好及無環(huán)境污染等優(yōu)勢[2]。在數(shù)據(jù)保護電路中采用法拉電容取代電池作后備電源,在提高系統(tǒng)可靠性、延長壽命、降低設備成本和維護成本等方面，有十分重要的意義。
本文將通過一個設計案例，具體介紹法拉電容在單片機系統(tǒng)的RAM數(shù)據(jù)保護中的應用，為嵌入式系統(tǒng)中RAM數(shù)據(jù)保護提供一種可行的參考方法。
某一采用UT6264C70LL作為RAM的單片機系統(tǒng)，在系統(tǒng)掉電后，要求RAM的數(shù)據(jù)后備時間達到5天。
1 硬件設計
采用法拉電容作為RAM后備電源，法拉電容后備時間的典型計算公式為：
式中：C(F)為法拉電容的標稱容量，Uwork(V)為電路中的正常工作電壓，Umin(V)為電路能工作的最低電壓， t(s)為電路中后備時間，I(A)為電路的負載電流。
UT6264CSC70LL的典型數(shù)據(jù)保持電流為1 μA，工作電壓為5 V，數(shù)據(jù)保持所需電壓最低為2 V。取0.1 F的法拉電容，計算得到RAM的數(shù)據(jù)后備時間為3.35天。而實際上，當RAM的電源電壓降低時，其數(shù)據(jù)保持電流將減小，因而后備時間可以延長。
另外，電源出現(xiàn)波動時，RAM的片選引腳、寫使能引腳及數(shù)據(jù)線端口也容易引入干擾或不正常的控制時序，從而破壞RAM中的數(shù)據(jù)。因此，需要通過電路設計，確保電源不正常時讀寫控制端口時序可控，從而增強RAM數(shù)據(jù)的安全。
電路原理圖如圖1所示。
當電源正常時，5 V電源VCC通過快速整流二極管D1給RAM(U2：UT6264)供電，并通過R1給法拉電容(C1：FM0H104Z)充電。掉電時，D1截止，法拉電容C1作為備份電源，通過R1為U2供電，保證RAM中數(shù)據(jù)不消失。
在掉電過程中或電源出現(xiàn)波動時，為了增強RAM數(shù)據(jù)的安全性，采用了專用電源監(jiān)控芯片(U3：IMP706)，提供系統(tǒng)的監(jiān)控功能。上電、掉電和電網(wǎng)電壓過低時會輸出復位信號，同時還能跟蹤1.6 s的定時信號，為軟件運行提供看門狗定時器(watchdog timer)防護。當電源電壓掉至約4.74 V時，U3向CPU(U1：AT89S52)輸出掉電信號(PW_DN)，CPU進行掉電應急處理和保護現(xiàn)場，不向RAM芯片進行任何讀寫操作。當電源電壓進一步掉至4.4 V時，U3產(chǎn)生復位信號，CPU被復位，同時RAM芯片U2的片選引腳CE2也被置為低電平，確保U2不被讀寫操作。
圖1 電路原理圖
2 軟件設計
本案例電路的地址定義是： RAM地址范圍(8 KB)為0000H~1FFFH;看門狗定時器控制地址為E000H。
軟件包括主控制程序、掉電中斷處理程序、定時中斷處理程序等。
圖2 主流程
(1) 主控制程序
上電進行必要的CPU初始化后，檢查正常掉電標志和RAM Check Sum計算檢查，以確認RAM中數(shù)據(jù)是否正常。如果正常，就進行掉電前的現(xiàn)場恢復。其主程序流程框圖如圖2所示。
(2) 掉電中斷處理程序
CPU收到掉電信號(PW_DN)中斷時，CPU進行掉電應急處理和保護現(xiàn)場，設置正常掉電標志，保存RAM Check Sum計算結(jié)果，以備上電時檢查RAM數(shù)據(jù)是否被破壞。其流程框圖如圖3所示。
圖3 掉電中斷處理流程
圖4 定時中斷處理流程
(3) 定時中斷處理程序
看門狗定時器電路需要在每1.6 s內(nèi)清零，在定時中斷處理程序中調(diào)用看門狗清零子程序。定時中斷時間要設在1.6 s以內(nèi)，例如100 ms。定時中斷處理流程框圖如圖4所示。
結(jié)語
在本應用實例中，經(jīng)測試，掉電后RAM數(shù)據(jù)后備時間是10～14天，且數(shù)據(jù)可靠，系統(tǒng)運行穩(wěn)定。顯然，選擇更大容值的法拉電容將有更長的后備時間。在控制系統(tǒng)的產(chǎn)品設計中，為提高產(chǎn)品的可靠性、降低成本、增強產(chǎn)品在市場上的競爭力，本文提供的方案具有參考價值。
下載文檔
