單片機(jī)控制DDS芯片設(shè)計(jì)可控?cái)?shù)字頻率源

引言

頻率合成技術(shù)從20世紀(jì)30年代末開(kāi)始建立，迄今為止，已有近70年的歷史，頻率合成器也已成為電子系統(tǒng)中不可缺少的標(biāo)準(zhǔn)部件?；镜念l率合成技術(shù)有直接式頻率合成（DS）和鎖相式頻率合成(PLL)等幾種。鎖相式頻率合成又稱(chēng)為間接式頻率合成，輸出頻帶寬可達(dá)上千兆赫，頻率分辨率到赫茲量級(jí)，但是由于非線(xiàn)性器件引入的雜波成分較多而且很復(fù)雜，所以需要大量的濾波器加以濾除。PLL結(jié)構(gòu)簡(jiǎn)單、易于集成、輸出頻帶寬、頻譜純度好，但鎖相環(huán)本身是一個(gè)閉環(huán)的反饋系統(tǒng)，所以鑒相頻率（頻率分辨率）與頻率轉(zhuǎn)換時(shí)間的矛盾難以解決。目前，又出現(xiàn)了多環(huán)技術(shù)、自適應(yīng)環(huán)路帶寬法、小數(shù)分頻技術(shù)和預(yù)調(diào)VCO法等多種改進(jìn)技術(shù)。

DDS 是20世紀(jì)70年代發(fā)展起來(lái)的一種新的頻率合成法，它將先進(jìn)的數(shù)字處理技術(shù)和方法引入信號(hào)合成領(lǐng)域。DDS以其有別于其他頻率合成技術(shù)的優(yōu)越性能和特點(diǎn)，成為現(xiàn)代頻率合成技術(shù)中的佼佼者。本文介紹了利用這一新的頻率合成法，采用了DDS芯片AD9852產(chǎn)生單片機(jī)控制的DDS實(shí)用電路。

AD9852芯片的簡(jiǎn)要介紹

AD9852 是具有高集成度的DDS芯片，它使用0.35微米CMOS技術(shù)，工作電壓為3.3V。AD9852的時(shí)鐘高達(dá)30OMHz，內(nèi)部含有4～20倍可編程參考時(shí)鐘倍乘器，使得外部輸入頻率可以比較低。參考時(shí)鐘可以單端或差分輸入，經(jīng)過(guò)倍乘后得到很高的內(nèi)部時(shí)鐘。DDS的核心部件包括雙向48位可編程頻率寄存器、雙向14位可編程相位寄存器和正弦查詢(xún)表（使其頻率分辨率到微赫茲，相位分辨率到0.022°，相位截?cái)嗟?7位）以及12位的高速高性能D/A轉(zhuǎn)換器（使得輸出具有良好的動(dòng)態(tài)性能：100MHz輸出時(shí)具有80dB的SFDR）。Sin (x)/x校正使得在整個(gè)奈奎斯特頻帶輸出的平滑度為±0.1dB，內(nèi)部的高速高性能300M比較器輸出的方波可達(dá)到3PS RMS的超高速抖動(dòng)偏差，輸出幅度可12位振幅調(diào)諧，有可編程的SHAPED ON/OFF KEYING功能。具有單腳FSK和PSK數(shù)據(jù)接口，單腳HOLD具有線(xiàn)性或非線(xiàn)性FM線(xiàn)性調(diào)頻功能，還具有自動(dòng)的雙向頻率掃描功能?？刂平涌诤?jiǎn)單， 10MHz的串行兩線(xiàn)或三線(xiàn)外圍接口和100MHz的8位并行程序設(shè)計(jì)接口構(gòu)成了一個(gè)數(shù)字可編程的合成器。

當(dāng)給定一個(gè)精確的參考時(shí)鐘源時(shí)，AD9852就會(huì)產(chǎn)生一個(gè)高度穩(wěn)定、頻率相位幅度可編程的正弦波輸出。正弦波還可被內(nèi)部的比較器轉(zhuǎn)換為方波，用作時(shí)鐘發(fā)生器。AD9852有5種可編程的工作模式,所有參數(shù)可通過(guò)編程改變或調(diào)制，可實(shí)現(xiàn)FM、AM、PM、FSK和PSK頻率掃描、線(xiàn)性調(diào)頻脈沖和二相雙極性的相位轉(zhuǎn)換鍵控操作。

DDS電路及系統(tǒng)構(gòu)成

在設(shè)計(jì)的系統(tǒng)中，采用比較通用的51系列單片機(jī)AT89C51作為系統(tǒng)的控制處理單元。利用P0口和P2口構(gòu)成顯示和鍵盤(pán)接口，顯示由一個(gè)液晶模塊LCD構(gòu)成，鍵盤(pán)由 0～9及設(shè)定和確認(rèn)鍵（共12個(gè)按鍵）構(gòu)成，P1口來(lái)完成與AD9852串行數(shù)據(jù)口的通信和控制。由于AD9852使用COMS工藝，供電電壓是+ 3.3V，所以存在TTL電路和CMOS電路的電平轉(zhuǎn)換問(wèn)題。采用PHILIPS公司的74LVT245B作為+5V電源下的邏輯電平到+3.3V邏輯電平的轉(zhuǎn)換器件。它是三態(tài)輸出的雙向總線(xiàn)收發(fā)器，供電電壓為+3.3V，延遲時(shí)間為2.4ns，可以完成5V的TTL邏輯電平到3.3VCMOS邏輯電平的轉(zhuǎn)換。系統(tǒng)功能如圖1所示。

DDS的D/A輸出信號(hào)經(jīng)過(guò)一個(gè)7階的橢圓函數(shù)濾波器濾波后輸出純凈的正弦波，再送入到DDS內(nèi)部集成的高速比較器整形后輸出所需要的方波信號(hào)，這樣可以減少后級(jí)電路的觸發(fā)誤差，同時(shí)也可以經(jīng)過(guò)濾波器后直接輸出正弦信號(hào)。系統(tǒng)電路圖如圖2～4所示。

系統(tǒng)的軟件流程

系統(tǒng)的軟件流程如圖5所示。

在試驗(yàn)中，輸入信號(hào)頻率為10MHz，經(jīng)過(guò)內(nèi)部倍乘后得到160MHz的內(nèi)部系統(tǒng)時(shí)鐘，通過(guò)設(shè)定鍵和其他數(shù)字鍵盤(pán)就可以輸出0～60MHz的任意頻率信號(hào)。其頻率信號(hào)的峰峰值為1V，頻率分辨率可達(dá)到0.001Hz。因?yàn)榇嬖陔娐分衅渌母蓴_和測(cè)量?jī)x器的分辨率，利用頻譜分析儀可以看到輸出的信號(hào)經(jīng)過(guò)7階橢圓函數(shù)濾波器后的頻譜和雜散噪聲特性，10MHz輸出時(shí)1MHz帶寬時(shí)諧波分量比信號(hào)小60dB，其他的干擾雜散可達(dá)到比信號(hào)小50dB以上。另外在試驗(yàn)中發(fā)現(xiàn)，如果所提供給AD9852的參考時(shí)鐘源的精度很高，輸出信號(hào)的頻譜噪聲特性會(huì)更好。值得注意的是，在實(shí)際應(yīng)用中應(yīng)盡可能采用相位噪聲低且雜散和諧波抑制性能好的頻率源，并在電路中加入濾波電路。

結(jié)束語(yǔ)

本文介紹了DDS芯片 AD9852的原理和特點(diǎn)，設(shè)計(jì)了單片機(jī)控制的DDS電路，試驗(yàn)證明該電路設(shè)計(jì)正確。利用這一電路，通過(guò)鍵盤(pán)輸入不同的頻率控制字就可以改變輸出信號(hào)的頻率，加上鍵盤(pán)和顯示電路就是一個(gè)簡(jiǎn)單的頻率合成器，其分辨率可達(dá)到0.001Hz。DDS具有許多優(yōu)點(diǎn)，但是它的輸出頻率受到奈奎斯特采樣定理的限制， fomax≈0.4fsys。由于它內(nèi)部有時(shí)鐘倍乘器，可以不受外部輸入時(shí)鐘的限制，但要受到內(nèi)部時(shí)鐘和外部低通濾波器的限制。只要內(nèi)部的工作時(shí)鐘頻率很高，就可以得到很寬的輸出頻率范圍。

參考文獻(xiàn)
1 白居憲. 低噪聲頻率合成. 西安交通大學(xué)出版社. 1988
2 張玉興，彭清泉. DDS的背景雜散分析. 電子科大學(xué)報(bào). 1998
3 Jigang Liu，Jian Liu. Spectrum characteristic analysis of DDS-based RF digital modulation Electrical and Electronic Technology. Proceedings of IEEE Region 10 International Conference. 2001
4 L. Cordesses. Direct digital synthesis: a tool for periodic wave generation (part 2) Signal Processing Magazine. IEEE. 2004