當前位置:首頁 > 單片機 > 單片機
[導讀] 前 言 嵌入式世界的范圍和概念極其廣泛,可以從ASIC到MCU,而ASIC是有著巨大的潛力和創(chuàng)新力的一種技術,盡管它的設計非常昂貴,并且所需世界要花費數(shù)年,但這依然不影響它的巨大市場潛力。相比而言,

前 言

嵌入式世界的范圍和概念極其廣泛,可以從ASIC到MCU,而ASIC是有著巨大的潛力和創(chuàng)新力的一種技術,盡管它的設計非常昂貴,并且所需世界要花費數(shù)年,但這依然不影響它的巨大市場潛力。相比而言,單片機方案就便宜得多,時間花費也短,只需幾個月甚至幾周就可以了。但是不論ASIC還是單片機,他們都收到第三方芯片的限制。在最終產品上來說,他們還是有很多相似點和共同點的,都主要使用ARM CPU核,包含標準的通信接口,片內整合了大量的模擬功能,支持低功耗工作和快速喚醒。

圖1 嵌入式設計SoC和MCU對照圖

這個對照圖中間的是可編程平臺,它的設計不發(fā)生在硅級別,但能從功能上提供巨大的靈活性,可以集成到一個器件上。這種類型最明顯的例子就是FPGA和CPLD,他們功能強大,容量巨大。然而,這些器件并不能稱之為可編程平臺,因為他們都是集中在數(shù)字領域的。

為了在ASIC和MCU之間架起真正的橋梁,那就需要一個可編程平臺,這個平臺能夠提供模擬和數(shù)字功能的靈活性,不需要設計者是這兩方面的專家就能做好設計。設計者想要這樣的平臺,在標準的MCU上加上可編程功能,利用他們現(xiàn)成的工具和系統(tǒng)。那么,理想的系統(tǒng)是這樣的,完全適合一種應用,片上提供所有所需的外圍器件和接口,性能表現(xiàn)恰如其分,并沒有不需要的還要付錢的功能。

要實現(xiàn)這樣的靈活性需要一個平臺,這個平臺可以支持在SoC里實現(xiàn)可定制配置的高性能模擬功能和可編程數(shù)字邏輯,而不需要開發(fā)人員成為HDL或模擬設計的專家。微控制器有一些工具和模擬功能,但缺少配置性。FPGA有可配置的邏輯,也可以提供比較好的軟件,但是他們的缺點仍在于模擬方面和不能真正的低功率運作。

1 ARM是實際應用中的嵌入式標準

許多年來,ARM構架一直是ASIC設計事實上的標準,在很多高端嵌入式市場占統(tǒng)治地位,英特爾公司一直致力于個人電腦的使用推廣(沒有反編程克隆的問題)。在幾年前,Cortex M系列處理器核發(fā)布之后,人們很難找到一個沒有ARM核的現(xiàn)代單片機。

這種說法的真實性可以從遍布嵌入式工業(yè)的ARM支持者看出。跟SoC IP供應商談及他們的目標新產品使用的第一個總線體系結構時,結果永遠是ARM的AMBA。和實時操作系統(tǒng)(RTOS)公司(那些還沒有被半導體公司購買)交談時,他們會告訴你,支持ARM是他們新產品的最高優(yōu)先級。

實際上,任何平臺希望在可編程部分尋求成功都必須使用ARM CPU。其結果是連續(xù)性的。工程師們不害怕變化。但是,他們經(jīng)常因變化而浪費時間。在SoC的設計中,如果你不提供相同的CPU結構,同樣的編譯器,同樣的IDE和調試器,同樣的實時操作系統(tǒng)和相同的中間軟件包,就想吸引工程師不用他們的傳統(tǒng)的平臺轉向新的設計, 這是非常困難的。簡而言之,軟件規(guī)則就是沒有人愿意離開原來的設計。除了真正的低端產品,他們能夠在8位設備上如8051上完成特定的嵌入式功能,任何不是ARM CPU的可編程平臺都很快歸類于少數(shù)領域,成為不占主導地位的架構。

2 在可編程器件中添加模擬功能

不斷有可編程器件失敗,當然,是指模擬功能。雖然有很多平臺可以整合重要的模擬功能,如高速通信接口,但真正的難點是要解決整合的傳統(tǒng)片外部件的低級電路問題。畢竟,現(xiàn)在的FPGA的物理層(PHY)的實現(xiàn)是完全把模擬部分的問題和設計者隔離的,只留標準數(shù)字接口,就像其他的IP模塊。

真正的模擬挑戰(zhàn)是實現(xiàn)通用功能,如模擬數(shù)字和數(shù)字模擬轉換器、放大器和電壓比較器。這不僅僅是因為模擬電路是一個棘手的設計問題,更是因為一些困難被轉交給了最終用戶。對于數(shù)字功能,例如,它可以把實現(xiàn)方式融入設計,路由到適當?shù)腎/O,運行靜態(tài)時序檢查,以及計劃中的所有工作。當然,時序扮演了設計中的重要角色,但時序問題并不是IP整合的本質的問題,而是器件運行時的速度問題,整體設計的復雜程度,器件的利用率,以上這些都會影響到路由資源。然而,對于任何模擬設計,甚至簡單的電路都很難設計,配置選項、片上路由和外部板設計,這些都很難做到最優(yōu)。

舉例來說,開關電容模塊是重要的模擬部件,因為他們可以配置成許多方式,如可編程增益放大器(PGA),跨阻放大器(TIA),模擬過濾器,甚至是混頻器。然而,他們也給設計者帶來了問題,因為他們的行為依賴于模塊的配置與電容的開關頻率。把這個功能放到一個芯片里固然很好,但是要從datasheet和一堆配置寄存器里明白如何使它工作就不容易了。

要解決這個問題當然可以通過軟件實現(xiàn)。把高性能模擬功能放到一顆器件里是一個解決方案。但是如果沒有一個開發(fā)工具來揭開配置過程的神秘面紗,那么當最初選定可編程器件后,由于需要快速設計進入市場,在設計中很可能要引進很多最開始計劃時沒有的片外器件。

要解決這些模擬問題的方法是一個軟件工具,它通過包括可編程模擬模塊和實現(xiàn)細則的器件提供了模塊和參數(shù),使設計者不需了解功能如何實現(xiàn)。換句話說,設計者不需要了解傳統(tǒng)ADC芯片的工作原理,也不需要學習該集成器件的寄存器名稱和位域,只需要建立一個ADC就可以了。設計者不需要陷入計算時鐘頻率和匹配R和C值的困境,只需要根據(jù)其特征,特性(如可分辨率,最大采樣率,工作電壓范圍,等等)配置ADC即可。

一旦設計里確定了ADC,下一步就是裁剪它適合應用的需求。最理想的情況是,這個過程通過設置參數(shù)實現(xiàn)。如果一個ADC支持一個范圍或固定的設置值,可以叫輸入范圍(群電壓不會給ADC供電),那么這些選擇應該直觀地體現(xiàn)出來,通過一個操作來實現(xiàn)對理想?yún)?shù)值的選擇。

圖2 一些工具,例如賽普拉斯的PSoC Creator可以通過選擇你所需要的功能實現(xiàn)可編程模擬電路設計,可以無需考慮實現(xiàn)細節(jié)

這種可編程平臺的工具中典型的例子就是賽普拉斯半導體的PSoC Creator。PSoC Creator支持PSoC 3和PSoC 5器件設計,它提供原理圖設計接口,用戶可以根據(jù)需要繪制,可以通過用戶參數(shù)編輯器來配置所選器件。在目錄里用戶可以預創(chuàng)建模擬(和數(shù)字)器件,在那里可以看到工程實例和數(shù)據(jù)手冊,就像是片外的ADC。當在設計中使用一個器件時, 工具會自動生成API接口,使用者不需要進行寄存器設置,或者擔心ADC的次序或時序。

3 具備軟件開發(fā)環(huán)境的整合模擬數(shù)字功能的設計

使用模擬器件原理圖設計解決可編程模擬問題是很有效的,它并不是整個的解決方案。開發(fā)人員也需要一個工具支持數(shù)字設計,更重要的是,還要支持應用軟件設計。

在數(shù)字設計里原理圖設計絕不是新鮮事物,支持數(shù)字和模擬電路設計整合成一個單一的器件的平臺越來越受歡迎。然而,使用多個工具來完成一個設計,這也不能吸引開發(fā)人員。開發(fā)人員更希望在一個編輯器里進行數(shù)字和模擬設計,用相同的環(huán)境創(chuàng)建,調試和測試上述設計。

可編程平臺的供應商需要記住,在MCU的世界,設計者的設計離不開軟件中心的集成開發(fā)環(huán)境(IDE),需要它進行源碼編輯、項目管理、工具編譯,在一個單一構架下一起調試。在ASIC世界里,對于應用開發(fā),他們是相同的,芯片設計人員和軟件開發(fā)人員很少是一個團隊。兩組中的任何一組都不希望丟棄他們方便的IDE增加新的工具來解決它們之前不關心的問題。這兩個團隊都需要一個現(xiàn)代的IDE,這個IDE看起來和用起來就像他們以前用過的那樣,甚至需要更引人注目的特點來證明IDE已經(jīng)變化了。

圖3 整合了模擬比較器和數(shù)字計數(shù)器的過電壓定時器電路

我們通過過電壓定時器舉例說明一下這些想法,它使用一個模擬比較器和一個數(shù)字計數(shù)器來監(jiān)控輸入電壓。如果引腳電壓超過參考值,比較器開啟計數(shù)器,一段特定的時間后 (當然,這個時間可以通過設置一個參數(shù)來實現(xiàn)),在引腳發(fā)出一個錯誤信號并觸發(fā)中斷服務程序(ISR)。這個簡單的例子很容易地整合了數(shù)字和模擬電路設計,開發(fā)人員可以從草圖開始設計,只需考慮MCU的工作,也就是說,連接了引腳,時鐘,參考電壓和中斷,那么就可以設計很難實現(xiàn)的功能了。

當這個設計創(chuàng)建后,開發(fā)環(huán)境為器件生成API。這使得開發(fā)人員可以不需了解它的實現(xiàn)方式,直接使用這些器件。例如,開發(fā)人員可以通過API改變計數(shù)器的timeout周期或得到其值,關閉中斷,關閉時鐘等等,不需要研究器件的參考手冊或示例代碼。通過從原理圖里建立硬件,可編程器件提供了固定功能芯片所不能比擬的優(yōu)勢,因為工具自動提供了所有的設置代碼,使接口到所有片上功能的設計成為一個很簡單的過程。

圖4 PSoC Creator創(chuàng)造者的工作瀏覽器窗口顯示了為比較器,計數(shù)器,時鐘和中斷服務程序生成的源文件

API的生成其實是把硬件設置參數(shù)映射到軟件抽象概念的延伸。例如,要建立一個時鐘,開發(fā)人員只需要把它放到設計里然后設置所需的頻率。開發(fā)工具會負責如何

本站聲明: 本文章由作者或相關機構授權發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內容真實性等。需要轉載請聯(lián)系該專欄作者,如若文章內容侵犯您的權益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或將催生出更大的獨角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉型技術解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術公司SODA.Auto推出其旗艦產品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關鍵字: 汽車 人工智能 智能驅動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務中斷的風險,如企業(yè)系統(tǒng)復雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務連續(xù)性,提升韌性,成...

關鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產業(yè)博覽會開幕式在貴陽舉行,華為董事、質量流程IT總裁陶景文發(fā)表了演講。

關鍵字: 華為 12nm EDA 半導體

8月28日消息,在2024中國國際大數(shù)據(jù)產業(yè)博覽會上,華為常務董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權最終是由生態(tài)的繁榮決定的。

關鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實提質增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務引領增長 以科技創(chuàng)新為引領,提升企業(yè)核心競爭力 堅持高質量發(fā)展策略,塑強核心競爭優(yōu)勢...

關鍵字: 通信 BSP 電信運營商 數(shù)字經(jīng)濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術學會聯(lián)合牽頭組建的NVI技術創(chuàng)新聯(lián)盟在BIRTV2024超高清全產業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術創(chuàng)新聯(lián)...

關鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關鍵字: BSP 信息技術
關閉
關閉