ARM的異常中斷和處理過程

0. ARM異常中斷的種類

ARM支持7種異常中斷，其中包括復(fù)位、未定義指令異常、軟中斷異常、預(yù)取指令中止、數(shù)據(jù)中止、IRQ、FIQ。

0.1 復(fù)位（RESET)（優(yōu)先級=1）
當(dāng)處理器復(fù)位引腳有效時，系統(tǒng)產(chǎn)生復(fù)位異常中斷，程序跳轉(zhuǎn)到復(fù)位異常中斷處理程序處執(zhí)行。復(fù)位異常中斷通常用在下面幾種情況：系統(tǒng)加電時；系統(tǒng)復(fù)位時；跳轉(zhuǎn)到復(fù)位中斷向量處執(zhí)行成為軟復(fù)位。

0.2 未定義指令（優(yōu)先級=6）
當(dāng)ARM處理器或者是系統(tǒng)中的協(xié)處理器認(rèn)為當(dāng)前指令未定義時，產(chǎn)生未定義的指令異常中斷，可以通過改異常中斷機制仿真浮點向量運算。

0.3 軟中斷（優(yōu)先級=6）
這是一個由用戶定義的中斷指令。用于用戶模式下的程序調(diào)用特權(quán)操作指令。在實時操作系統(tǒng)中可以通過該機制實現(xiàn)系統(tǒng)功能調(diào)用。

0.4 預(yù)取指令終止（Prefech Abort)（優(yōu)先級=5）
如果處理器預(yù)取的指令的地址不存在，或者該地址不允許當(dāng)前指令訪問，當(dāng)被預(yù)取的指令執(zhí)行時，處理器產(chǎn)生指令預(yù)取終止異常中斷。

0.5 數(shù)據(jù)終止（Data Abort）（優(yōu)先級=2）
如果數(shù)據(jù)訪問指令的目標(biāo)地址不存在，，或者該地址不允許當(dāng)前指令訪問，處理器產(chǎn)生數(shù)據(jù)訪問終止異常中斷。

0.6 IRQ（優(yōu)先級=4）
當(dāng)處理器的外部中斷請求引腳有效，而且CPSR的寄存器的I控制位被**時，處理器產(chǎn)生外部中斷請求異常中斷。系統(tǒng)中個外設(shè)通過該異常中斷請求處理服務(wù)。

0.7 FIQ（優(yōu)先級=3）
當(dāng)處理器的外部快速中斷請求引腳有效，而且CPSR的F控制位被**時，處理器產(chǎn)生外部中斷請求異常中斷。

0.8 異常中斷向量表及異常中斷優(yōu)先級
中斷向量表7個異常中斷所在的工作模式和存放地址，見下表。每個異常中斷的地址存放了一個跳轉(zhuǎn)指令或者一個向PC寄存器中賦值的數(shù)據(jù)訪問指令。通過這兩種指令，程序?qū)⑻D(zhuǎn)到相應(yīng)的異常中斷處理程序處執(zhí)行。當(dāng)幾個異常中斷同時發(fā)生時，就必須按照一定的次序來處理這些異常中斷，下面繼續(xù)分析。

ARM的異常處理機制，異常是每一種處理器都必須考慮的問題之一，關(guān)鍵在于如何讓處理，返回地址在什么位置都是需要考慮的。一般異常發(fā)生后，CPU都會進(jìn)行一系列的操作，這些操作有一部分是CPU自動完成，有一部分是需要我們程序員完成，在此逐一的分析。

首先說明CPU會自動完成的部分，用ARM結(jié)構(gòu)手冊中的代碼描述如下：

R14_ = return link //這個可以參看寄存器的說明，兩個作用

SPSR_< exception_mode > = CPSR

CPSR[4:0] = exception mode number

CPSR[5] = 0; //ARM指令

If ==Reset or Fiq then

CPSR[6] = 1; //只有在復(fù)位和FIQ模式下才會關(guān)閉FIQ中斷

CPSR[7] = 1; //任何異常模式下都會關(guān)閉IRQ中斷

PC = exception vector address

從上面的代碼中我們可以發(fā)現(xiàn)CPU自動處理的過程包括如下：

1） 拷貝CPSR到SPSR_

2） 設(shè)置適當(dāng)?shù)腃PSR位： 改變處理器狀態(tài)進(jìn)入ARM狀態(tài)；改變處理器模式進(jìn)入相應(yīng)的異常模式；設(shè)置中斷禁止位禁止相應(yīng)中斷。

3） 更新LR_，這個寄存器中保存的是異常返回時的鏈接地址

4） 設(shè)置PC到相應(yīng)的異常向量

以上的操作都是CPU自動完成，然后CPU跳轉(zhuǎn)到程序員定義的異常處理程序（函數(shù)），處理完成后返回之前的工作模式，此時的異常返回地址是需要我們留意的地方。

不同的異常模式返回地址存在差異，這主要是因為各種異常的產(chǎn)生機理存在差別。這樣我們需要在進(jìn)入異常處理函數(shù)之前或者異常返回前調(diào)整返回地址，一般采用進(jìn)入異常處理函數(shù)前進(jìn)行手動調(diào)整。下面給出了每一種異常時鏈接寄存器R14保存的值，根據(jù)R14的值就可以知道怎樣實現(xiàn)地址的返回，其中也包含了CPU自動處理的部分。

2.1 復(fù)位異常：

可以看出該模式下的先對來說返回地址也比較簡單，不需要做太多的描述。

2.2 未定義的指令異常：

返回的方式也比較簡單：

MOVS PC, R14

2.3軟中斷異常：

返回的方式也比較簡單：

MOVS PC, R14

2.4 預(yù)取指令中止異常：

返回需要做下面的調(diào)整：

SUBS PC, R14, #4

2.5 數(shù)據(jù)中止

返回地址需要做下面的調(diào)整：

如果需要重新訪問數(shù)據(jù)則：SUBS PC, R14, #8

如果不需要重新訪問數(shù)據(jù)則：SUBS PC, R14, #4

2.6 IRQ中斷的處理過程：

返回地址需要做下面的調(diào)整： SUBS PC,R14,#4

2.7 FIQ中斷：

返回地址需要做下面的調(diào)整： SUBS PC, R14 ,#4

從上面的代碼可以知道，對于每一種異常，保存的返回地址都是不一樣的，一般都需要我們手動的跳轉(zhuǎn)，當(dāng)然調(diào)整的時機也需要我們選擇，是在進(jìn)入處理前跳轉(zhuǎn)還是返回時調(diào)整都是需要程序員控制。

3.異常返回地址的再次說明

在ARM Developer Suite Developer Guide中對ARM處理器的異常處理操作提供能更加詳細(xì)的解釋，每一種異常下的處理方式如下文描述：異常返回時另一個非常重要的問題是返回地址的確定，在前面曾提到進(jìn)入異常時處理器會有一個保存LR 的動作，但是該保存值并不一定是正確的返回地址，下面以一個簡單的指令執(zhí)行流水狀態(tài)圖來對此加以說明。

我們知道在ARM 架構(gòu)里，PC值指向當(dāng)前執(zhí)行指令的地址加8處，也就是說， 當(dāng)執(zhí)行指令A(yù)（地址0x8000）時，PC 等于指令C 的地址（0x8008）。假如指令A(yù) 是“BL”指令，則當(dāng)執(zhí)行該指令時，會把PC（=0x8008）保存到LR 寄存器里面，但是接下去處理器會馬上對LR 進(jìn)行一個自動的調(diào)整動作：LR=LR-0x4。這樣，最終保存在 LR 里面的是 B 指令的地址，所以當(dāng)從 BL 返回時，LR 里面正好是正確的返回地址。同樣的調(diào)整機制在所有LR自動保存操作中都存在，比如進(jìn)入中斷響應(yīng)時，處理器所做的LR 保存中，也進(jìn)行了一次自動調(diào)整，并且調(diào)整動作都是LR=LR-0x4。

下面，我們對不同類型的異常的返回地址依次進(jìn)行說明：假設(shè)在指令A(yù) 處（地址0x8000）發(fā)生了異常，進(jìn)入異常響應(yīng)后，LR 上經(jīng)過調(diào)整保存的地址值應(yīng)該是B 的地址0x8004。

3.1 如果發(fā)生的是軟件中斷，即A 是“SWI”指令

異常是由指令本身引起的，從 SWI 中斷返回后下一條執(zhí)行指令就是B，正好是LR 寄存器保存的地址， 所以只要直接把LR 恢復(fù)給PC。

MOVS pc, lr

3.2 發(fā)生的是Undefined instruction異常

異常是由指令本身引起的，從異常返回后下一條執(zhí)行指令就是B，正好是LR 寄存器保存的地址， 所以只要直接把LR 恢復(fù)給PC。

MOVS pc, lr

3.3 發(fā)生的是IRQ或FIQ中斷

因為指令不可能被中斷打斷，所以A指令執(zhí)行完以后才能響應(yīng)中斷，此時PC已更新，指向指令D的地址（地址0x800C），LR 上經(jīng)過調(diào)整保存的地址值是C 的地址0x8008。中斷返回后應(yīng)該執(zhí)行B指令，所以返回操作是：

SUBS pc, lr, #4

3.4 發(fā)生的是Prefetch Abort異常

該異常并不是處理器試圖從一個非法地址取指令時觸發(fā)，取出的指令只是被標(biāo)記為非法，按正常處理流程放在流水線上，在執(zhí)行階段觸發(fā)Prefetch Abort異常，此時LR 上經(jīng)過調(diào)整保存的地址值是B 的地址0x8004。異常返回應(yīng)該返回到A指令，嘗試重新取指令，所以返回操作是：

SUBS pc, lr, #4

3.5 發(fā)生的是“Data Abort”

CPU訪問存儲器時觸發(fā)該異常，此時PC指向指令D的地址（地址0x800C），LR 上經(jīng)過調(diào)整保存的地址值是C 的地址0x8008。異常返回后，應(yīng)回到指令A(yù)，嘗試重新操作存儲器，所以返回操作是：

SUBS pc, lr, #8

以上就是ARM異常的CPU操作部分，接下來就是程序員應(yīng)該完成的操作。

4.程序員需要做的事

1） 由于CPU會自動跳轉(zhuǎn)到對應(yīng)的異常向量中，因此只需要在在各個異常向量中存放對應(yīng)的操作，最簡單的都是存放一個B指令跳轉(zhuǎn)到對應(yīng)的異常處理函數(shù)的操作即可。但由于B指令的跳轉(zhuǎn)返回只有+-32M，而異常處理函數(shù)的地址可能會超過+-32M,因此可以采用另一種方式實現(xiàn)方式：在異常向量中保存一條指令LDR PC [addr],其中的addr中就保存了異常處理函數(shù)的地址，當(dāng)然addr的相對地址要小于+-32M。這樣也就解決了跳轉(zhuǎn)范圍的問題。

2） 接下來就是異常處理函數(shù)對應(yīng)的操作，可以在進(jìn)入異常處理之前就進(jìn)行返回地址的調(diào)整，這樣后面就不用進(jìn)行處理啦，當(dāng)然也可以在返回過程中