STM32學(xué)習(xí)筆記13——DAC

DAC 簡介
DAC 模塊是 12 位電壓輸出數(shù)模轉(zhuǎn)換器。DAC 可以按 8 位或 12 位模式進(jìn)行配置，并且可與 DMA 控制器配合使用。在 12 位模式下，數(shù)據(jù)可以采用左對(duì)齊或右對(duì)齊。DAC 有兩個(gè)輸出 通道，每個(gè)通道各有一個(gè)轉(zhuǎn)換器。在 DAC 雙通道模式下，每個(gè)通道可以單獨(dú)進(jìn)行轉(zhuǎn)換；當(dāng) 兩個(gè)通道組合在一起同步執(zhí)行更新操作時(shí)，也可以同時(shí)進(jìn)行轉(zhuǎn)換?？赏ㄟ^一個(gè)輸入?yún)⒖茧妷阂_ VREF+ （與 ADC 共享）來提高分辨率。

DAC 主要特性
● 兩個(gè) DAC 轉(zhuǎn)換器：各對(duì)應(yīng)一個(gè)輸出通道
● 12 位模式下數(shù)據(jù)采用左對(duì)齊或右對(duì)齊
● 同步更新功能
● 生成噪聲波
● 生成三角波
● DAC 雙通道單獨(dú)或同時(shí)轉(zhuǎn)換
● 每個(gè)通道都具有 DMA 功能
● DMA 下溢錯(cuò)誤檢測
● 通過外部觸發(fā)信號(hào)進(jìn)行轉(zhuǎn)換
● 輸入?yún)⒖茧妷?VREF+

DAC引腳

DAC功能說明
DAC 通道使能
將 DAC_CR 寄存器中的相應(yīng) ENx 位置 1，即可接通對(duì)應(yīng) DAC 通道。經(jīng)過一段啟動(dòng)時(shí)間 tWAKEUP 后，DAC 通道被真正使能。
注意：ENx 位只會(huì)使能模擬 DAC Channelx 宏單元。即使 ENx 位復(fù)位，DAC Channelx 數(shù)字接口仍 處于使能狀態(tài)。
DAC 輸出緩沖器使能
DAC 集成了兩個(gè)輸出緩沖器，可用來降低輸出阻抗并在不增加外部運(yùn)算放大器的情況下直接 驅(qū)動(dòng)外部負(fù)載。通過 DAC_CR 寄存器中的相應(yīng) BOFFx 位，可使能或禁止各 DAC 通道輸出 緩沖器。
DAC 數(shù)據(jù)格式
根據(jù)所選配置模式，數(shù)據(jù)必須按如下方式寫入指定寄存器：
● 對(duì)于 DAC 單通道 x，有三種可能的方式：
— 8 位右對(duì)齊：軟件必須將數(shù)據(jù)加載到 DAC_DHR8Rx [7:0] 位（存儲(chǔ)到 ?
DHRx[11:4] 位）。
— 12 位左對(duì)齊：軟件必須將數(shù)據(jù)加載到 DAC_DHR12Lx [15:4] 位（存儲(chǔ)到
DHRx[11:0] 位）。
— 12 位右對(duì)齊：軟件必須將數(shù)據(jù)加載到 DAC_DHR12Rx [11:0] 位（存儲(chǔ)到
DHRx[11:0] 位）。
根據(jù)加載的 DAC_DHRyyyx 寄存器，用戶寫入的數(shù)據(jù)將移位并存儲(chǔ)到相應(yīng)的 DHRx（數(shù)據(jù)保 持寄存器 x，即內(nèi)部非存儲(chǔ)器映射寄存器）。之后，DHRx 寄存器將被自動(dòng)加載，或者通過 軟件或外部事件觸發(fā)加載到 DORx 寄存器。

● 對(duì)于 DAC 雙通道，有三種可能的方式：
— 8 位右對(duì)齊：將 DAC 1 通道的數(shù)據(jù)加載到 DAC_DHR8RD [7:0] 位（存儲(chǔ)到
DHR1[11:4] 位），將 DAC 2 通道的數(shù)據(jù)加載到 DAC_DHR8RD [15:8] 位（存儲(chǔ)到
DHR2[11:4] 位）
— 12 位左對(duì)齊：將 DAC 1 通道的數(shù)據(jù)加載到 DAC_DHR12RD [15:4] 位（存儲(chǔ)到
DHR1[11:0] 位），將 DAC 2 通道的數(shù)據(jù)加載到 DAC_DHR12RD [31:20] 位（存儲(chǔ)
到 DHR2[11:0] 位）
— 12 位右對(duì)齊：將 DAC 1 通道的數(shù)據(jù)加載到 DAC_DHR12RD [11:0] 位（存儲(chǔ)到
DHR1[11:0] 位），將 DAC 2 通道的數(shù)據(jù)加載到 DAC_DHR12RD [27:16] 位（存儲(chǔ)
到 DHR2[11:0] 位）
根據(jù)加載的 DAC_DHRyyyD 寄存器，用戶寫入的數(shù)據(jù)將移位并存儲(chǔ)到 DHR1 和 DHR2（數(shù) 據(jù)保持寄存器，即內(nèi)部非存儲(chǔ)器映射寄存器）。之后，DHR1 和 DHR2 寄存器將被自動(dòng)加 載，或者通過軟件或外部事件觸發(fā)分別被加載到 DOR1 和 DOR2 寄存器。

DAC 轉(zhuǎn)換
DAC_DORx 無法直接寫入，任何數(shù)據(jù)都必須通過加載 DAC_DHRx 寄存器（寫入 DAC_DHR8Rx、DAC_DHR12Lx、DAC_DHR12Rx、DAC_DHR8RD、DAC_DHR12LD 或 DAC_DHR12LD）才能傳輸?shù)?DAC 通道 x。
如果未選擇硬件觸發(fā)（DAC_CR 寄存器中的 TENx 位復(fù)位），那么經(jīng)過一個(gè) APB1 時(shí)鐘周 期后，DAC_DHRx 寄存器中存儲(chǔ)的數(shù)據(jù)將自動(dòng)轉(zhuǎn)移到 DAC_DORx 寄存器。但是，如果選 擇硬件觸發(fā)（置位 DAC_CR 寄存器中的 TENx 位）且觸發(fā)條件到來，將在三個(gè) APB1 時(shí)鐘 周期后進(jìn)行轉(zhuǎn)移。
當(dāng) DAC_DORx 加載了 DAC_DHRx 內(nèi)容時(shí)，模擬輸出電壓將在一段時(shí)間 tSETTLING 后可用， 具體時(shí)間取決于電源電壓和模擬輸出負(fù)載。

DAC 輸出電壓
經(jīng)過線性轉(zhuǎn)換后，數(shù)字輸入會(huì)轉(zhuǎn)換為 0 到 VREF+ 之間的輸出電壓。
各 DAC 通道引腳的模擬輸出電壓通過以下公式確定：

DAC 觸發(fā)選擇
如果 TENx 控制位置 1，可通過外部事件（定時(shí)計(jì)數(shù)器、外部中斷線）觸發(fā)轉(zhuǎn)換。TSELx[2:0] 控制位將決定通過 8 個(gè)可能事件中的哪一個(gè)來觸發(fā)轉(zhuǎn)換，如表所示。

每當(dāng) DAC 接口在所選定時(shí)器 TRGO 輸出或所選外部中斷線 9 上檢測到上升沿時(shí)，DAC_DHRx 寄存器中存儲(chǔ)的最后一個(gè)數(shù)據(jù)即會(huì)轉(zhuǎn)移到 DAC_DORx 寄存器中。發(fā)生觸發(fā)后再經(jīng)過三個(gè) APB1 周期，DAC_DORx 寄存器將會(huì)得到更新。
如果選擇軟件觸發(fā)，一旦 SWTRIG 位置 1，轉(zhuǎn)換即會(huì)開始。DAC_DHRx 寄存器內(nèi)容加載到 DAC_DORx 寄存器中后，SWTRIG 即由硬件復(fù)位。
注意：ENx 位置 1 時(shí)，無法更改 TSELx[2:0] 位。
如果選擇軟件觸發(fā)，DAC_DHRx 寄存器的內(nèi)容只需一個(gè) APB1 時(shí)鐘周期即可轉(zhuǎn)移到 DAC_DORx 寄存器。

DMA 請(qǐng)求
每個(gè) DAC 通道都具有 DMA 功能。兩個(gè) DMA 通道用于處理 DAC 通道的 DMA 請(qǐng)求。
當(dāng) DMAENx 位置 1 時(shí)，如果發(fā)生外部觸發(fā)（而不是軟件觸發(fā)），則將產(chǎn)生 DAC DMA 請(qǐng) 求。DAC_DHRx 寄存器的值隨后轉(zhuǎn)移到 DAC_DORx 寄存器。
在雙通道模式下，如果兩個(gè) DMAENx 位均置 1，則將產(chǎn)生兩個(gè) DMA 請(qǐng)求。如果只需要一個(gè) DMA 請(qǐng)求，應(yīng)僅將相應(yīng) DMAENx 位置 1。這樣，應(yīng)用程序可以在雙通道模式下通過一個(gè) DMA 請(qǐng)求和一個(gè)特定 DMA 通道來管理兩個(gè) DAC 通道。
DMA 下溢
DAC DMA 請(qǐng)求沒有緩沖隊(duì)列。這樣，如果第二個(gè)外部觸發(fā)到達(dá)時(shí)尚未收到第一個(gè)外部觸發(fā) 的確認(rèn)，將不會(huì)發(fā)出新的請(qǐng)求，并且 DAC_SR 寄存器中的 DAM 通道下溢標(biāo)志 DMAUDRx 將置 1，以報(bào)告這一錯(cuò)誤狀況。DMA 數(shù)據(jù)傳輸隨即禁止，并且不再處理其他 DMA 請(qǐng)求。 DAC 通道仍將繼續(xù)轉(zhuǎn)換舊有數(shù)據(jù)。
軟件應(yīng)通過寫入“1”來將 DMAUDRx 標(biāo)志清零，將所用 DMA 數(shù)據(jù)流的 DMAEN 位清零， 并重新初始化 DMA 和 DAC 通道，以便正確地重新開始 DMA 傳輸。軟件應(yīng)修改 DAC 觸發(fā) 轉(zhuǎn)換頻率或減輕 DMA 工作負(fù)載，以避免再次發(fā)生 DMA 下溢。最后，可通過使能 DMA 數(shù)據(jù) 傳輸和轉(zhuǎn)換觸發(fā)來繼續(xù)完成 DAC 轉(zhuǎn)換。
對(duì)于各 DAC 通道，如果使能 DAC_CR 寄存器中相應(yīng)的 DMAUDRIEx 位，還將產(chǎn)生中斷。

生成噪聲
為了生成可變振幅的偽噪聲，可使用 LFSR（線性反饋移位寄存器）。將 WAVEx[1:0] 置為 “01”即可選擇生成噪聲。LFSR 中的預(yù)加載值為 0xAAA。在每次發(fā)生觸發(fā)事件后，經(jīng)過三 個(gè) APB1 時(shí)鐘周期，該寄存器會(huì)依照特定的計(jì)算算法完成更新。

LFSR 值可以通過 DAC_CR 寄存器中的 MAMPx[3:0] 位來部分或完全屏蔽，在不發(fā)生溢出的 情況下，該值將與 DAC_DHRx 的內(nèi)容相加，然后存儲(chǔ)到 DAC_DORx 寄存器中。
如果 LFSR 為 0x0000，將向其注入“1”（防鎖定機(jī)制）。
可以通過復(fù)位 WAVEx[1:0] 位來將 LFSR 波形產(chǎn)生功能關(guān)閉。

注意：要生成噪聲，必須通過將 DAC_CR 寄存器中的 TENx 位置 1 來使能 DAC 觸發(fā)。

生成三角波
可以在直流電流或慢變信號(hào)上疊加一個(gè)小幅三角波。將 WAVEx[1:0] 置為“10”即可選擇 DAC 生成三角波。振幅通過 DAC_CR 寄存器中的 MAMPx[3:0] 位進(jìn)行配置。每次發(fā)生觸發(fā) 事件后，經(jīng)過三個(gè) APB1 時(shí)鐘周期，內(nèi)部三角波計(jì)數(shù)器將會(huì)遞增。在不發(fā)生溢出的情況下， 該計(jì)數(shù)器的值將與 DAC_DHRx 寄存器內(nèi)容相加，所得總和將存儲(chǔ)到 DAC_DORx 寄存器 中。只要小于 MAMPx[3:0] 位定義的最大振幅，三角波計(jì)數(shù)器就會(huì)一直遞增。一旦達(dá)到配置 的振幅，計(jì)數(shù)器將遞減至零，然后再遞增，以此類推。
可以通過復(fù)位 WAVEx[1:0] 位來將三角波產(chǎn)生功能關(guān)閉。
生成DAC三角波

生成三角波波形的DAC轉(zhuǎn)換（使能軟件觸發(fā)）

DAC 雙通道轉(zhuǎn)換
為了在同時(shí)需要兩個(gè) DAC 通道的應(yīng)用中有效利用總線帶寬，DAC 模塊實(shí)現(xiàn)了三個(gè)雙寄存器： DHR8RD、DHR12RD 和 DHR12LD。這樣，只需一個(gè)寄存器訪問即可同時(shí)驅(qū)動(dòng)兩個(gè) DAC 通道。
通過兩個(gè) DAC 通道和這三個(gè)雙寄存器可以實(shí)現(xiàn) 11 種轉(zhuǎn)換模式。但如果需要，所有這些轉(zhuǎn)換 模式也都可以通過單獨(dú)的 DHRx 寄存器來實(shí)現(xiàn)。
具體模式詳見F4參考手冊(cè)

STM32F4的DAC庫
DAC通道
STM32支持兩個(gè)DAC通道，可以使用獨(dú)立或者雙端模式。
DAC通道1使用DAC_OUT1(PA4)做為輸出
DAC通道2使用DAC_OUT2(PA5)作為輸出
DAC觸發(fā)
DAC轉(zhuǎn)換器可以通過DAC_Trigger_None配置成非觸發(fā)模式，一旦DAC_SetChannel1Data()/DAC_SetChannelData()函數(shù)寫數(shù)據(jù)到DHRx寄存器將產(chǎn)生DAC_OUT1/DAC_OUT2輸出。
DAC可以通過下面三種方式進(jìn)行觸發(fā)
1.外部事件觸發(fā)：通過DAC_Trigger_Ext_IT9將EXTI Line 9與仍和GPIO9相連接。相應(yīng)的GPIOx_Pin9必須配置成輸入模式。
2.定時(shí)器觸發(fā)：TIM2,TIM4,TIM5,TIM6,TIM7,TIM8（DAC_Trigger_T2_TRGO,DAC_Trigger_T4_TRGO…）通過函數(shù)TIM_SelectOutputTrigger()選擇定時(shí)器觸發(fā)事件。
3.通過DAC_Trigger_Software配置成軟件觸發(fā)。
DAC緩存模式特性
每個(gè)DAC通道都支持DAC緩存模式以減少輸出阻抗，從而不需要額外正價(jià)運(yùn)算放大器來驅(qū)動(dòng)外部負(fù)載。使能DAC輸出緩沖需要執(zhí)行下面配置1DAC_InitStructure.DAC_OutputBuffer= DAC_OutputBuffer_Enable；
在使用輸出緩沖和不適用輸出換從的情況下，輸出阻抗的大小可以通過參考數(shù)據(jù)手冊(cè)獲得。
DAC生成波形
通過DAC_WaveGeneration_noise配置產(chǎn)生噪聲。
通過DAC_WaveGenertion_Triangle配置產(chǎn)生三角波。
DAC數(shù)據(jù)格式
通過DAC_Align_8b_R配置成8位數(shù)據(jù)右對(duì)齊。
通過DAC_Align_12b_L配置成12為數(shù)據(jù)左對(duì)齊。
通過DAC_Align_12b_R配置成12位數(shù)據(jù)右對(duì)齊。
DAC數(shù)據(jù)到電壓值的轉(zhuǎn)換
DAC_OUTx = VREF+*DOR/4095
DOR：表示DAC輸出數(shù)據(jù)寄存器。
VREF+：表示輸入?yún)⒖茧妷骸?br/>舉一個(gè)例子：若果要DAC_OUT1輸出0.7v的電壓，可以通過下面的函數(shù)來實(shí)現(xiàn)DAC_SetChannel1Data（DAC_Align_12b_R，868）；
假設(shè)VREF+=3.3v,DAC_OUT1=(3.3*868)/4095 = 0.7V
DMA請(qǐng)求
通過DAC_DMACmd()使能DAC的DMA通道1.DMA請(qǐng)求的映射關(guān)系如下：
DAC通道1映射到DMA1 Stream5 channel7
DAC通道2映射到DMA1 Stream6 channel7
DAC的驅(qū)動(dòng)方法
通過使能DAC時(shí)鐘RCC_APB1PeriphClockCmd（RCC_APB1Periph_DAC,ENABLE）.
配置DAC_OUTx（DAC_OUT1: PA4, DAC_OUT2: PA5）為模擬模式。
通過DAC_Init()初始化DAC。
通過函數(shù)DAC_Cmd()使能DAC。