s3c2440時(shí)鐘初始化
2440的晶振頻率為12MHZ,有兩個(gè)PLL:MPLL和UPLL,其中MPLL產(chǎn)生FCLK、HCLK、PCLK;UPLL產(chǎn)生UCLK。FCLK為ARM核提供時(shí)鐘,HCLK為AHB總線時(shí)鐘,PCLK為APB總線時(shí)鐘,UCLK為USB總線時(shí)鐘。所以要2440正常工作,主要是要設(shè)置好FCLK,所以主要配置MPLL以及分頻。
時(shí)鐘初始化:
1、設(shè)置lock time(默認(rèn)就行)
2、設(shè)置分頻系數(shù)(設(shè)置CLKDIVN寄存器)
3、設(shè)置CPU到異步工作模式(參考手冊page243)
4、設(shè)置fclk(設(shè)置MPLLCON寄存器)
參考匯編代碼(設(shè)置FCLK為405M,分頻分別為F:H:P=1:4:8):