一種高速線陣CCD采集系統(tǒng)的設(shè)計(jì)

摘要：針對(duì)線陣CCD(Charge Coupled Device)及其外圍器件時(shí)序復(fù)雜的特點(diǎn)，設(shè)計(jì)了一種高速線陣CCD采集系統(tǒng)。該系統(tǒng)采用MSP430單片機(jī)產(chǎn)生PWM信號(hào)實(shí)現(xiàn)各器件驅(qū)動(dòng)時(shí)序，并將采集結(jié)果通過(guò)串口發(fā)送至上位機(jī)。介紹了系統(tǒng)組成及各器件時(shí)序同步的設(shè)計(jì)方法。實(shí)驗(yàn)結(jié)果表明，該線陣CCD采集系統(tǒng)能夠很好的滿足設(shè)計(jì)要求，可作為模塊化電路集成到其它測(cè)量系統(tǒng)中。

CCD是新型光電轉(zhuǎn)換器件，具有體積小、高靈敏度、低噪聲、讀出速度快、動(dòng)態(tài)范圍高和全譜響應(yīng)等特點(diǎn)，已經(jīng)廣泛應(yīng)用到圖像傳感和非接觸式測(cè)量等領(lǐng)域。正確的CCD驅(qū)動(dòng)需要嚴(yán)格的時(shí)序?qū)?yīng)關(guān)系，傳統(tǒng)的CCD驅(qū)動(dòng)方式存在著調(diào)試?yán)щy、靈活性差等缺點(diǎn)，當(dāng)驅(qū)動(dòng)電路工作在高頻時(shí)鐘時(shí)會(huì)出現(xiàn)嚴(yán)重的干擾現(xiàn)象，各邏輯驅(qū)動(dòng)信號(hào)不能滿足其嚴(yán)格的相位關(guān)系，導(dǎo)致系統(tǒng)工作不穩(wěn)定，已不能滿足其應(yīng)用的需要。因此，CCD采集系統(tǒng)設(shè)計(jì)的好壞直接影響CCD驅(qū)動(dòng)時(shí)序和輸出信號(hào)的質(zhì)量，核心是CCD及外圍器件時(shí)序產(chǎn)生及同步的設(shè)計(jì)。

本文結(jié)合TI公司16位低功耗單片機(jī)MSP430，使用PWM方式產(chǎn)生操作時(shí)序，不需外加CPLD等復(fù)雜邏輯器件。實(shí)驗(yàn)結(jié)果表明：該系統(tǒng)設(shè)計(jì)中電路和時(shí)序均能夠很好的滿足要求，生成波形良好，能很好的滿足各相位關(guān)系。

1 系統(tǒng)組成

本系統(tǒng)采用索尼公司ILX511還原型線陣CCD，該CCD內(nèi)置時(shí)鐘發(fā)生器與保持電路、具有易于操作等特點(diǎn)。硬件電路主要由線陣CCD與跟隨電路部分、數(shù)據(jù)處理與存儲(chǔ)部分、電壓轉(zhuǎn)換部分和MSP430部分組成。軟件由初始化部分、數(shù)據(jù)處理與存儲(chǔ)部分、通訊部分構(gòu)成。系統(tǒng)總體框圖如圖1所示。

2 硬件設(shè)計(jì)

2.1 線陣CCD與跟隨電路部分

ILX511線陣CCD有效像素為2 048個(gè)，內(nèi)部結(jié)構(gòu)如圖2所示。CCD通過(guò)模擬移位寄存器在VOUT引腳串行輸出信號(hào)到后續(xù)電路。Vour以2.8 V為基準(zhǔn)，輸出表征光照強(qiáng)度的模擬電壓值，該電壓值滿足后端模數(shù)轉(zhuǎn)換器輸入范圍，故不需要放大電路。此外，本設(shè)計(jì)中將SHSW與GND直接相連，ILX511使用內(nèi)部采樣保持模式輸出信號(hào)。

由于ILX511輸出阻抗為250歐姆，在ILX511與ADC(模數(shù)轉(zhuǎn)換芯片)之間需增加電壓跟隨器實(shí)現(xiàn)阻抗變換。考慮CCD的工作頻率和單電源特性，選擇運(yùn)放AD8041作為電壓跟隨器芯片。線陣CCD與跟隨器電路圖如圖3所示。

2.2 數(shù)據(jù)處理與存儲(chǔ)部分

ADC的位數(shù)對(duì)本設(shè)計(jì)的精度有重要影響，ADC位數(shù)的選擇可依據(jù)公式

其中A為輸入信號(hào)的動(dòng)態(tài)范圍，M為分辨率要求。

ILX511輸出動(dòng)態(tài)范圍為267，根據(jù)公式(1)可得本設(shè)計(jì)所需ADC位數(shù)≥8.06，即需選用有效位數(shù)ENOB(Effective Numbers Of Bits)10位以上模數(shù)轉(zhuǎn)換器。本設(shè)計(jì)采用AD9220，其在1 MHz工作頻率下信噪比最小為69 dB，由公式(2)可得其最小有效位數(shù)為11.7，滿足系統(tǒng)設(shè)計(jì)要求。

其中SNR為ADC信噪比。

AD轉(zhuǎn)換的輸出數(shù)據(jù)要通過(guò)RS232送入上位機(jī)，由于AD產(chǎn)生的數(shù)據(jù)流速率(12 Mb/s)與RS232通信速率(最高230.4 Kb/s)不配，故AD輸出的數(shù)據(jù)首先存入數(shù)據(jù)緩沖器FIFO中。由于ILX511每次轉(zhuǎn)換產(chǎn)生2048個(gè)數(shù)據(jù)，因此選用IDT公司的IDT7203芯片通過(guò)字寬擴(kuò)展方式使用。AD9220

和IDT7203連接方式如圖4所示。

2.3 電壓轉(zhuǎn)換部分

由于MSP430為3.3 V供電，而CCD和FIFO及運(yùn)放部分均為5 V供電，為保證邏輯電平匹配，本設(shè)計(jì)采用TI公司的8位三態(tài)總線電平轉(zhuǎn)換芯片SN74LVC4245，該芯片傳輸延遲最大不超過(guò)10ns，能夠非常好的滿足本設(shè)計(jì)的時(shí)序要求。

2.4 MSP430部分

文中選用MSP430F149單片機(jī)作為主控芯片對(duì)電路產(chǎn)生驅(qū)動(dòng)信號(hào)，通過(guò)定時(shí)器產(chǎn)生PWM信號(hào)。因此，定時(shí)器輸出引腳和需要同步操作的時(shí)序信號(hào)相連。此外，F(xiàn)IFO輸出結(jié)果通過(guò)電壓轉(zhuǎn)換后并行連接到單片機(jī)IO口。

3 軟件設(shè)計(jì)

MSP430程序主要由初始化模塊、數(shù)據(jù)采集與存儲(chǔ)模塊和通訊模塊組成。程序流程圖如圖5所示。

3.1 初始化模塊

初始化模塊包含以下3個(gè)部分：MSP430初始化部分、FIFO初始化部分和CCD初始化部分。

MSP430初始化部分包括時(shí)鐘初始化、串口初始化和IO初始化。時(shí)鐘初始化設(shè)定單片機(jī)時(shí)鐘來(lái)源及頻率，此頻率將決定單片機(jī)PWM和串口通信速率的計(jì)算以及PWM輸出時(shí)定時(shí)器的設(shè)置。串口初始化只需配置相關(guān)寄存器、設(shè)定好波特率和開(kāi)啟中斷即可。IO初始化將沒(méi)有用到的IO進(jìn)行配置。

FIFO在上電和每次寫(xiě)操作之前需進(jìn)行復(fù)位，F(xiàn)IFO復(fù)位后EF標(biāo)志位為低電平，當(dāng)MSP430單片機(jī)檢測(cè)到EF為低電平時(shí)即可開(kāi)始產(chǎn)生后續(xù)所需工作時(shí)序。

CCD初始化工作分為兩部分：在其正式操作前需添加至少22 500個(gè)CLK脈沖來(lái)穩(wěn)定輸出;每次工作前由ROG信號(hào)和CLK信號(hào)完成初始化。

3.2 數(shù)據(jù)采集與存儲(chǔ)模塊

數(shù)據(jù)采集和存儲(chǔ)模塊完成對(duì)系統(tǒng)中各器件間時(shí)序的產(chǎn)生和同步操作，將采集到的光譜數(shù)據(jù)暫存到FIFO中。

由圖6可知，ILX511在完成初始化工作后，在每一個(gè)CLK時(shí)鐘下降沿時(shí)輸出信號(hào)。ILX511一個(gè)采樣周期由2087個(gè)CLK周期組成，在前33個(gè)周期和最后6個(gè)周期輸出無(wú)用信號(hào)(Dummy Signal)，中間的2048個(gè)信號(hào)輸出有用信號(hào)。因此，AD9220需要在CLK開(kāi)始后第34個(gè)周期啟動(dòng)轉(zhuǎn)換。AD 9220某次轉(zhuǎn)換的結(jié)果在其輸入后3周期輸出，故FIFO需在AD9220第一次轉(zhuǎn)換結(jié)果輸出時(shí)啟動(dòng)寫(xiě)信號(hào)，即在CCD第37個(gè)CLK時(shí)啟動(dòng)。又由于CCD在CLK低電平時(shí)輸出信號(hào)，AD9220在CLK高電平時(shí)采樣和輸出，F(xiàn)IFO寫(xiě)信號(hào)低電平時(shí)有效，故AD9220的時(shí)鐘和CLK反相，F(xiàn)IFO寫(xiě)信號(hào)和CLK同相。

結(jié)合MSP430定時(shí)器靈活的PWM輸出模式，CCD的CLK信號(hào)、AD9220的時(shí)鐘和FIFO的寫(xiě)信號(hào)通過(guò)定時(shí)器B的引腳輸出PWM信號(hào)實(shí)現(xiàn)，各個(gè)時(shí)鐘周期之間的延時(shí)通過(guò)精準(zhǔn)的延時(shí)函數(shù)實(shí)現(xiàn)。程序如下。

通過(guò)邏輯分析儀實(shí)測(cè)MSP430各引腳輸出，結(jié)果如圖7所示，各驅(qū)動(dòng)信號(hào)時(shí)序正確，相位匹配良好，完全滿足CCD及外圍電路驅(qū)動(dòng)時(shí)序要求。

3.3 通訊模塊

通訊模塊主要通過(guò)MSP430的中斷完成發(fā)送數(shù)據(jù)到上位機(jī)的功能。通訊模塊程序流程圖如圖8所示。

在ADC將CCD輸出的數(shù)據(jù)全部轉(zhuǎn)換完成并將FIFO存滿后，IDT7203的FF標(biāo)志位變低觸發(fā)MSP430的外部中斷服務(wù)程序。若需重新發(fā)送某次結(jié)果，需在進(jìn)行下一次采集之前，由上位機(jī)發(fā)送“A”至下位機(jī);若要繼續(xù)采集，則由上位機(jī)發(fā)送“C”至下位機(jī)。MSP430產(chǎn)生串口接收中斷后，判斷是否進(jìn)行重新發(fā)送、繼續(xù)采集。

4 結(jié)束語(yǔ)

文中在分析線陣CCD器件驅(qū)動(dòng)時(shí)序和外圍電路特點(diǎn)的基礎(chǔ)上，以MSP430作為主控芯片輸出PWM的方式，創(chuàng)造性地提出了一種線陣CCD驅(qū)動(dòng)電路和時(shí)序的設(shè)計(jì)方法。實(shí)驗(yàn)驗(yàn)證了所設(shè)計(jì)的系統(tǒng)能夠很好地滿足時(shí)序要求和實(shí)現(xiàn)整體功能。由于采用模塊化設(shè)計(jì)，本系統(tǒng)可以和引腳兼容的同類(lèi)CCD共用，同時(shí)可以結(jié)合MSP430低功耗特點(diǎn)作為模塊組合應(yīng)用在不同背景和需求中。