多路串行LVDS信號(hào)轉(zhuǎn)發(fā)電路 的設(shè)計(jì)與實(shí)現(xiàn)

O 引言
    現(xiàn)代雷達(dá)和通訊系統(tǒng)中的電磁環(huán)境越來越復(fù)雜。為了保證系統(tǒng)控制命令的準(zhǔn)確下發(fā)，提高控制信號(hào)的抗干擾能力，并兼顧降低系統(tǒng)功耗，可采用串行LVDS信號(hào)格式來設(shè)計(jì)轉(zhuǎn)發(fā)電路。

1 終端處理系統(tǒng)的構(gòu)成
    某終端處理系統(tǒng)需對(duì)前級(jí)五臺(tái)接收機(jī)實(shí)施工作狀態(tài)的控制。終端設(shè)備控制命令字是采用28bit串行LVDS信號(hào)發(fā)射的，五臺(tái)接收機(jī)收到控制命令字后各自對(duì)命令進(jìn)行譯碼，然后再執(zhí)行相應(yīng)的動(dòng)作。錯(cuò)誤的動(dòng)作會(huì)導(dǎo)致接收機(jī)上報(bào)終端設(shè)備的實(shí)測(cè)數(shù)據(jù)出錯(cuò)，因而在終端設(shè)備和五臺(tái)接收機(jī)之間有一臺(tái)信號(hào)轉(zhuǎn)發(fā)器，以用于將終端設(shè)備的控制命令字轉(zhuǎn)發(fā)給五臺(tái)接收機(jī)，同時(shí)將接收機(jī)上報(bào)的實(shí)測(cè)數(shù)據(jù)(也是串行LVDS信號(hào)格式)轉(zhuǎn)發(fā)給由終端處理機(jī)、終端錄取機(jī)和顯控計(jì)算機(jī)等組成的終端設(shè)備，其系統(tǒng)構(gòu)成如圖1所示。

    由于進(jìn)出信號(hào)轉(zhuǎn)發(fā)器的信號(hào)類型較多，而且電源分機(jī)的+28V、±12V、±5V供電也要經(jīng)信號(hào)轉(zhuǎn)發(fā)器供給其它接收機(jī)，因此，信號(hào)轉(zhuǎn)發(fā)器內(nèi)部的電磁環(huán)境非常復(fù)雜。本文主要介紹終端設(shè)備控制命令字的下發(fā)通路，即對(duì)信號(hào)轉(zhuǎn)發(fā)器中28 bit串行LVDS命令字轉(zhuǎn)發(fā)電路的設(shè)計(jì)加以論述。

2 芯片選擇
    終端設(shè)備控制命令字可由SN65LVDS93芯片將28 bit并行格式轉(zhuǎn)變?yōu)?8 bit串行LVDS格式向外發(fā)射。該芯片可將28 bit數(shù)據(jù)分為四組，每組7 bit串行LVDS信號(hào)，再加上一組7倍于并行數(shù)據(jù)時(shí)鐘的LVDS時(shí)鐘信號(hào)，共有五組LVDS信號(hào)。圖2所示是SN65LVDS93芯片的功能框圖。該終端處理系統(tǒng)約定的系統(tǒng)時(shí)鐘是20 MHz，因此，7 bit串行LVDS信號(hào)的傳輸率是7x20=140 Mbps。而要把每組LVDS串行信號(hào)一分五分發(fā)到五臺(tái)接收機(jī)，且接收端每臺(tái)接收機(jī)收到的五組LVDS串行信號(hào)在時(shí)序上要保持一致，即每組時(shí)序都如圖3所示。這樣才能保證五臺(tái)接收機(jī)收到的命令在時(shí)間軸上是一致的，從而保證命令碼中的控制動(dòng)作一致。

    經(jīng)三版設(shè)計(jì)調(diào)整，最終選用了TI公司的SN65LVDSl08來完成一分五的轉(zhuǎn)發(fā)。該器件是八端口的LVDS轉(zhuǎn)發(fā)器(即一分八)，數(shù)據(jù)傳輸率可達(dá)400 Mbps，每一路驅(qū)動(dòng)輸出都有獨(dú)立控制，同時(shí)還有一個(gè)全局控制。它的低功耗、低噪聲輻射，抗干擾能力強(qiáng)，切換速度快，體積小巧，可兼容LVDS、PECL、LVPECL、LVTTL、INCMOS等多種信號(hào)格式。本信號(hào)轉(zhuǎn)發(fā)器使用了SN65LVDSl08后，為徹底解決電磁兼容性問題提供了硬件保障，并經(jīng)環(huán)境試驗(yàn)驗(yàn)證，產(chǎn)品合格。

3 電路設(shè)計(jì)
    本信號(hào)轉(zhuǎn)發(fā)器實(shí)際使用了SN65LNDSl08的六個(gè)輸出端口，除五路輸出到五臺(tái)接收機(jī)的接收端口外，另有一路專用于對(duì)28 bit控制命令字進(jìn)行監(jiān)視，以便于系統(tǒng)自檢。圖4是圖2中YOP和YOM這對(duì)7 bit LVDS命令碼一分六的電路設(shè)計(jì)圖，其中在Altium Designer 6中一對(duì)差分線的網(wǎng)絡(luò)名要以_P和_N做后綴來表示正和負(fù)，并且要加上差分對(duì)標(biāo)記才能在PCB中差分走線，所以SN65LVDSl08輸入端A和B連接的信號(hào)YOP和YOM的網(wǎng)絡(luò)名就取為Y0_P和Y0_N了。其YlP和Y1M、Y2P和Y2M、Y3P和Y3M、CLKOUTP和CIXOUTM一分六的電路設(shè)計(jì)圖與之類似。A和B是SN65LVDS108輸入的正、負(fù)端，輸出的八路A～H，每路都有Y和Z對(duì)應(yīng)的正和負(fù)，同時(shí)，輸入端還有對(duì)這八路控制開關(guān)的ENA～ENH，其中ENM是全局控制，可以對(duì)八路輸出同時(shí)開關(guān)。SN65LVDS108不用的兩路B和C，應(yīng)在輸入端將ENB和ENC接地以禁止輸出。這樣，每個(gè)SN65LVDS108對(duì)應(yīng)一組輸入、六組輸出共七組LVDS串行信號(hào)，五個(gè)SN65LVDS108對(duì)應(yīng)著三十五組LVDS串行信號(hào)。在系統(tǒng)原理圖部分設(shè)計(jì)好后，PCB設(shè)計(jì)中如何布好LVDS信號(hào)傳輸線路，以充分發(fā)揮該信號(hào)的技術(shù)優(yōu)點(diǎn)，從而優(yōu)化系統(tǒng)設(shè)計(jì)就顯得尤為重要了。

4 PCB布線設(shè)計(jì)
    LVDS信號(hào)的PCB布線總原則是阻抗匹配。差分阻抗的不匹配會(huì)產(chǎn)生反射，也會(huì)削弱信號(hào)并增加共模噪聲，PCB線路上的共模噪聲因得不到差分線路磁場的抵消而會(huì)產(chǎn)生電磁輻射。印制板面積不大，因機(jī)箱形狀的限制是狹長的一塊，在這樣一塊印制板上只能利用其中一塊80mmx100mm區(qū)域來完成這三十五組LVDS串行信號(hào)線的分布，因此，信號(hào)線是非常擁擠的。在這么緊湊的空間里需要把握的布局布線原則如下：
    (1)LVDS信號(hào)與TTL信號(hào)應(yīng)相互隔離，最好放在不同層上，之間由電源層或地層隔離；
    (2)LVDS信號(hào)盡量不要有過孔，跨平面分割會(huì)造成阻抗不連續(xù)；
    (3)差分對(duì)內(nèi)要保持間距一致、平行走線，線間距最好小于等于線寬；
    (4)差分對(duì)間最好保持對(duì)內(nèi)間距的1O倍以上，差分對(duì)間應(yīng)放置隔離用的接地過孔；
    (5)SN65LVDS108要盡可能靠近接插件，連線距離越短越好；
    (6)差分對(duì)等長走線以防止信號(hào)間相位差導(dǎo)致的電磁輻射；
    (7)使用100Ω表貼電阻靠近SN65LVDS108輸入端放置，來匹配傳輸線的差分阻抗；
    (8)應(yīng)避免90°走線，可使用圓弧或45°折線；
    (9)LVDS和TTL電平的電源層、地層要分開。
    在PCB設(shè)計(jì)過程中，印制板如何準(zhǔn)確分層、元器件如何科學(xué)布局、LVDS信號(hào)傳輸線路如何合理走線等問題是設(shè)計(jì)的核心。綜合考慮以上幾條原則，經(jīng)過精心地推敲、反復(fù)地試驗(yàn)，該信號(hào)轉(zhuǎn)發(fā)器中該信號(hào)轉(zhuǎn)接板由第一版時(shí)的八層板(從上到下依次為LVDS信號(hào)層、LVDS電平地層、LVDS信號(hào)層、LVDS電平電源層、TTL電平地層、TTL信號(hào)層、TTL電平電源層、TTL信號(hào)層，共八層)改為第三版時(shí)的四層板，即從上到下依次為LVDS信號(hào)層、電源層(分割成LVDS電平電源和TTL電平電源兩塊)、地層(分割成LVDS電平地和TTL電平地兩塊)和TTL信號(hào)層共四層；轉(zhuǎn)接板的接插件也徹底更改，由第一版時(shí)所有的輸入、輸出信號(hào)由一個(gè)210芯長插座進(jìn)出，改為第三版時(shí)按類型區(qū)分信號(hào)并由多個(gè)插座進(jìn)出；在LVDS信號(hào)走線時(shí)就近功能芯片和接插件，無過孔、不跨層，遠(yuǎn)離晶振等輻射源。最終第三版轉(zhuǎn)接板中的終端設(shè)備控制命令字下發(fā)通路這部分的頂層零件圖如圖5中的虛線框內(nèi)所示。

    在圖5所示的零件圖中，縱軸上方是兩個(gè)接插件，其左右分布著5個(gè)SN65LVDSl08(左邊3個(gè)、右邊2個(gè))，從接插件進(jìn)到印制板上來的7 bitLVDS命令碼YOP和YOM、Y1P和Y1M、Y2P和Y2M、Y3P和Y3M以及LVDS時(shí)鐘CL,KOUTP和CLKOUTM五組LVDS信號(hào)輸入到5個(gè)SN65LVDSl08的A和B，終端負(fù)載100Ω表貼電阻就近跨接在A和B線上，且這5組LVDS信號(hào)線等長。對(duì)應(yīng)這五組輸入的5個(gè)SN65LVDSl08芯片的輸出端有5x5共25組LVDS信號(hào)輸出到接插件后再流出印制板，這25組LVDS信號(hào)線等長。每個(gè)SN65LVDSl08的輸出端還有一組LVDS信號(hào)連接到縱軸下方的SN65LVDS94，該SN65LVDS92是TI公司的接收器，可將接收的28 bit串行LVDS格式轉(zhuǎn)變?yōu)?8 bit并行格式，以用于把串行命令字解碼成并行信號(hào)，以便后續(xù)電路檢測(cè)命令的傳輸和編解碼是否出錯(cuò)，這5組LVDS信號(hào)線等長。除了在印制板PCB設(shè)計(jì)時(shí)綜合考慮上述幾項(xiàng)原則以外，在生產(chǎn)工藝上還需要求印制板生產(chǎn)廠家嚴(yán)格控制差分阻抗匹配為100Ω左右。最后的第三版成品板不僅縮減了成本(由八層板改為四層板)，還擺脫了長期困擾的電磁兼容性問題，第一版印制板一通電就會(huì)在地線上疊加八九百毫伏的噪聲信號(hào)，芯片滾燙、信號(hào)轉(zhuǎn)發(fā)器不能正常工作；而第三版時(shí)的所有信號(hào)都非?！案蓛簟?。該信號(hào)轉(zhuǎn)發(fā)器為系統(tǒng)發(fā)揮著巨大功用，即使在低溫一40℃、高溫+55℃的苛刻環(huán)境中也照樣正常工作，順利通過了上級(jí)客戶的驗(yàn)收。

5 結(jié)束語
    本系統(tǒng)由于上級(jí)客戶限定了接插件的廠家和類型，所以采用了帶自鎖螺釘?shù)奈⒕嗑匦芜B接器，這也是印制板調(diào)試過程中我們最擔(dān)心的瓶頸，好在本系統(tǒng)中LVDS信號(hào)的傳輸率是140Mbps(7 bitx20 M)和400 Mbps(20 bitx20M)兩種，目前選用的連接器可以正常工作。但從技術(shù)層面分析，高速差分連接器才是最佳選擇。
    多路串行LVDS信號(hào)轉(zhuǎn)發(fā)電路在雷達(dá)、通訊系統(tǒng)中有著廣泛的應(yīng)用。本文為大家提供了具體的設(shè)計(jì)實(shí)例，對(duì)其工程實(shí)現(xiàn)也作了進(jìn)一步分析。相信隨著半導(dǎo)體器件技術(shù)的不斷發(fā)展，新的轉(zhuǎn)發(fā)芯片會(huì)不斷涌現(xiàn)，器件的傳輸速度也會(huì)不斷升級(jí)，但萬變不離其宗，該電路的設(shè)計(jì)原理和原則仍將適用。