基于CC2530的Zigbee網絡節(jié)點設計

1  引言
 
基于zigbee技術的無線傳感器網絡適用于網點多、體積小、數據量小，傳輸可靠、低功耗等場合，在環(huán)境監(jiān)測、無線抄表、智能小區(qū)、工業(yè)控制等領域已取得一席之地[1]。同時，zigbee規(guī)范與協議日臻完善[2]。從zigbee1.0、zigbee1.1到目前最新的zigbee2007/pro，zigbee協議規(guī)范的演進對硬件系統提出了更高的要求[3]。

2  設計要求

2.1 zigbee網絡結構
 
從網絡結構上看，zigbee網絡有星形，樹形，網狀3種模式，按照網絡節(jié)點功能劃分可分為終端節(jié)點(ep)、路由器節(jié)點(rp)和協調器節(jié)點(cp)3種[2]。其組織結構如圖1示。

圖1 zigbee網絡拓撲結構

其中，協調器節(jié)點負責發(fā)起并維護一個無線網絡，識別網絡中的設備加入網絡；路由器節(jié)點支撐網絡鏈路結構，完成數據包的轉發(fā)；終端節(jié)點是網絡的感知者和執(zhí)行者，負責數據采集和可執(zhí)行的網絡動作[2]。這就要求zigbee網絡節(jié)點需扮演終端感知者、網絡支持者、網絡協調者3種角色。
 
從功能上，zigbee節(jié)點應由微控制器模塊、存儲器、無線收發(fā)模塊、電源模塊和其它外設功能模塊組成。其結構如圖2所示。

圖2  zigbee網絡節(jié)點模塊圖

其中，包括dma、usart模塊、定時器模塊、a/d模塊在內的豐富的外設功能來滿足網絡對硬件資源的需求，存儲器模塊完成協議棧的存儲與執(zhí)行，cpu實現數據的運算與處理，mac定時器用于實現網絡同步，使用aes技術對信息進行加密，無線模塊完成收據的收發(fā)與信息幀控制。

2.2 zigbee網絡節(jié)點設計要求
 
(1)可供選擇的無線頻段。無線頻段的選擇要兼具較高的傳輸速率和較好的繞射性能，同時要具備一定的抗干擾力。2.4ghz頻段是ieee 502.15.4定義的工作在ism頻段的兩個工作頻段之一，有16個速率為250kb/s的信道。
 
(2)體積小，成本低，易于大規(guī)模布建。zigbee技術較其它無線技術的優(yōu)勢在于自組網，這就需要布建大規(guī)模的網絡節(jié)點，因此成本問題凸顯出來，有資料顯示：10$左右的zigbee網絡節(jié)點有較高的性價比。
 
(3)可靠性。與有線傳輸介質相比，無線信號傳輸更容易受到衰落、多徑和干擾等問題，zigbee網絡是工作在2.4ghz ism頻段，與其他無線信道之間干擾是不可避免的。為保證網絡在有效范圍內建立可靠的傳輸，網絡節(jié)點應選擇合理的信道接入方式，有效減少幀沖突，使用合理的擴頻技術。
 
(4)通用性。布建zigbee網絡的最終目的是通過網絡完成各類操作，主要是i/o操作和a/d操作，這就要求網絡節(jié)點有一定的通用性，能滿足各類傳感器和終端設備的操作要求。
 
(5)低功耗，支持電池供電。低功耗是zigbee的重要特征，支持休眠-喚醒模式和引入功率控制機制使設備更加省電。典型的zigbee節(jié)點在使用普通電池供電的情況下工作12個月以上。
 
zigbee網絡節(jié)點的設計應按照上述的原則與規(guī)劃進行硬件設計和軟件設計。

3  硬件設計

3.1芯片選型
 
zigbee網絡節(jié)點硬件設計的的核心是微處理器芯片。微處理器模塊在無線收發(fā)模塊的協作下完成zigbee網絡的建立與維護，數據采集與處理，無線數據收發(fā)以及zigbee2007協議棧的正常運行[3]。在網絡節(jié)點的硬件設計中可以根據成本與操作可行性等因數選擇不同的的設計方案，本設計選擇集微處理器模塊和無線收發(fā)模塊于一體的單芯片解決方案。

設計選用ti公司最新zigbee芯片cc2530f256，工作在2.4ghz頻段，是符合ieee 802.15.4規(guī)范的真正片上系統解決方案，也是目前眾多zigbee設備產品中表現最為出眾的微處理器之一。其主要特性如下：

(1)片內集成增強型高速8051內核處理器，支持代碼預??；256kflash程序存儲器，支持最新zigbee2007pro協議；8k數據存儲器；支持硬件調試[3]。

(2)支持2v-3.6v供電區(qū)間，具有3種電源管理模式：喚醒模式0.2ma、睡眠模式1ua、中斷模式0.4ua。包括處理器和智能片內外設在內的模塊，具有超低功耗的特點[3]。

(3)片內集成5通道dma；mac定時器；1個16位、兩個8位普通定時器；32khz睡眠定時器；電源管理與片內溫度傳感器；8通道12位ad轉換器；看門狗等智能外設[3]。高密度集成化電路節(jié)約設計成本。

(4)應用范圍包括2.4g-hz ieee 802.15.4系統、rf4ce遠程控制系統、zigbee網絡、家居自動化、照明系統、工業(yè)測控、低功耗wsn等領域[3]。

cc2530芯片結構如圖3所示。

圖3 cc2530片內功能模塊圖

3.2硬件整體設計
 
在網絡節(jié)點硬件平臺中，cc2530需要實現的功能以及外圍模塊主要有3個部分：通過a/d口控制傳感器模塊進行數據采集；控制無線rf模塊完成數據收發(fā)；通過i/o口相應主機控制。傳感器采集的數據也可通過i/o口與微處理器相連，通過rs232接口可實現網絡節(jié)點與pc機的通信[3]。外圍硬件電路原理圖如圖4所示。

圖4 網絡節(jié)點硬件參考電路圖

由于cc2530芯片內集成了許多特色功能模塊，因此，其典型的外圍電路也就非常簡潔。其中，主時鐘晶振采用32mhz無源晶振以及32.768khz時鐘晶振；無線rf模塊外圍電路采用無巴倫的阻抗匹配網絡，天線使用50歐鞭狀負極性天線，具體的元器件封裝信息參見附表所示。

附表  網絡節(jié)點封裝信息表

為了更好提高芯片內部電壓精度，輸入電壓應采用調制后的3.3v穩(wěn)壓電源，接內部參考電壓的外圍電阻r301精度要在0.5%以上，且選用質量較好的電感、電容等器件。為了指示網絡節(jié)點的運行狀態(tài)，在硬件設計中加入兩個狀態(tài)指示燈，使用220歐的限流電阻，分別接在微處理器芯片的p10、p11口，用于指示設備入網、退網等狀態(tài)，方便開發(fā)人員觀察，指示燈為可選電路，可根據需求選擇使用。

3.3 pcb設計
 
cc2530的zigbee網絡節(jié)點pcb設計是硬件設計的關鍵，它同時具備數字電路與高頻電路的特點。在元件布局盡量緊湊、美觀；在數字信號線走線上做到自然、平滑；高頻部分包括匹配電感、電容布局盡量獨立、避免干擾，并符合天線特性；節(jié)點接口分布采用ti標準接口形式，結構穩(wěn)固可靠。由于cc2530集無線收發(fā)和微處理器于一體，只需要極少的外圍輔助電路[3]，因此pcb的設計要完全適合無線傳感器網絡應用。本設計中zigbee網絡節(jié)點pcb圖和實物如圖5所示。pcb板的尺寸為長寬高25mm×41mm×1.6mm，接口為11×2雙排插針，間距2.54mm。接口管腳定義為ti的標準接口。

                         圖5 通信模塊圖

3.4 硬件測試
 
經實地測量，在不加功率增益的情況下有效傳輸距離120米；最大輸出功率10dbm；接收靈敏度-97dbm；功耗方面：接收模式24ma，發(fā)送模式29ma，低功耗模式0.4ua。該設備具有功能模塊專一、接口穩(wěn)固通用的特點，8路模擬量輸入接口，4路數字量輸入輸出接口，2路數字量輸出接口和1個rs232接口。

4  結束語
 
本文介紹了zigbee網絡節(jié)點設計要求、性能特點與構建框架和較為詳盡的設計過程；給出了外圍電路的設計以及實際設計出的實物和元器件參數；無線射頻部分的特點和pcb設計中的注意事項