充分發(fā)揮多核優(yōu)勢

 在當今日益復雜的互連世界里，現(xiàn)有應用、不斷發(fā)展的應用以及新興應用都將為片上系統(tǒng) (SoC) 的性能要求造成影響。為滿足性能與成本目標要求，功能不斷演進，這為設計人員深入探索他們正在思索的多核解決方案架構基礎創(chuàng)造了契機。在理想條件下，多核 SoC 架構包含以下特性：

· 支持多種類型的執(zhí)行引擎(內核)，包括數(shù)字信號處理器 (DSP)、矢量信號處理(VSP) 以及精簡的指令集計算 (RISC);

· 提供全面的多核優(yōu)勢，將器件全部功能用于預期應用實現(xiàn)業(yè)界領先的性能;

· 使各種器件實現(xiàn)重復使用;

· 引入軟件產(chǎn)業(yè)生態(tài)系統(tǒng)以減輕編程工作量，縮短開發(fā)時間。

本文將介紹 SoC 所需的各種架構元素，幫助用戶獲得理想的器件特性，實現(xiàn)媒體服務器與無線基帶基礎設施等高級通信基礎設施應用。

多核、多層 SoC 架構

SoC 的概念是指將越來越多的功能集成到給定器件中，使該器件能夠執(zhí)行目標應用所需的近乎全部或全部功能的一種基本方法。SoC 體現(xiàn)在硅芯片器件中，而整體解決方案則往往整合了大量的軟件。許多 SoC 設計將 DSP 內核與 RISC 內核配對來滿足特定應用處理需求，比如媒體網(wǎng)關中的語音處理及轉碼，或者無線基礎設施中的無線電通道及傳輸網(wǎng)絡處理等。

過去，性能改善是通過工藝節(jié)點升級和提高時鐘頻率實現(xiàn)的。在當前的小型幾何構造工藝節(jié)點中，提高時鐘頻率和升級工藝節(jié)點在提高性能的同時也會導致成本上升，因而權衡分析更加復雜。

作為替代方法，可實施多重處理內核，在較低時鐘頻率及較低功耗下，滿足所有系統(tǒng)參數(shù)要求的同時提供所需的高性能。這種方法已作為多核 SoC 嵌入式應用的優(yōu)先選擇出現(xiàn)。此外，還可整合專用加速技術與協(xié)處理器進一步提升性能，降低系統(tǒng)功率。在這種情況下，支持處理資源的并行訪問非常重要，這樣可全面發(fā)揮器件優(yōu)勢。在芯片基礎設施中提供相關功能對 SoC 架構而言至關重要，這樣互連功能可全面發(fā)揮多核優(yōu)勢。對此最直接的方法是大型交叉點矩陣，但這種方法在功耗與成本上不占優(yōu)勢，因為在任何時間點上都有一大部分矩陣，即使在沒有使用的情況下都需要供電。更高級的片上網(wǎng)絡方法，可為密切相關的處理元素提供本地功能，以及供這些本地化功能互連的共用主干網(wǎng)。

推動摩爾定律發(fā)展

采用更高級工藝節(jié)點，一直是跟上摩爾定律發(fā)展的重要推動力。升級到 40 納米 (nm) 工藝帶來了顯著的性能提升，升級到 28 nm 也是如此，但當今應用需求更高。今天，新工藝節(jié)點帶來的最大優(yōu)勢是，有可能將更多的應用功能集成到單個器件中。因此，它是一項實現(xiàn) SoC 的關鍵使能器。利用這種集成潛力提高性能的最明顯也是最早的方法是，添加可編程內核。多核器件可分為同質與異質兩類。同質指所有處理內核均相同，而異質則指混有各種類型的內核。實際上，幾乎所有的應用都要求包括信號處理與控制代碼在內的混合處理功能。DSP 內核與 ARM® RISC 內核是這種混合處理的理想選擇。德州儀器 (TI) 提供的最新 DSP 內核不但可同時支持定浮點運算，而且還可在高時鐘速率下執(zhí)行 VSP，從而可簡化算法的開發(fā)與部署。所提供的各種 ARM 內核可幫助 SoC 提供商根據(jù)處理要求、功耗以及工藝節(jié)點優(yōu)化 RISC 內核選擇。從架構角度上講，支持同質內核實施很重要。同質器件(所有的 ARM 或所有的 DSP)可通過異質架構創(chuàng)建，但反之如果不嚴重影響性能，則很難實現(xiàn)。圖 1 是 TI 最新 KeyStone 多核架構的示意圖，這是異構多核架構的實例。

圖 1：TI KeyStone 多核架構

該架構由采用同一方式封裝的多個功能元素構成，可提高應用靈活性與可擴展性。

高度靈活的架構經(jīng)過精心設計，可便捷地根據(jù)應用要求添加或移除元素。無線基站與雷達陣列處理等應用具有極其相似的處理與 I/O 需求，但具有極為不同的加速與協(xié)同處理需求。1 層 PHY 加速器對無線基站而言是必不可少的，但雷達陣列處理卻并不需要。雖然同一機構既開發(fā)雷達產(chǎn)品又開發(fā)基站產(chǎn)品的可能性不大，不過他們仍可從 SoC 開發(fā)商提供的低成本與大容量優(yōu)勢中獲益。

在提供各種產(chǎn)品時，SoC 架構的可擴展性對添加或移除處理元素，滿足不斷變化的需求非常重要。今天，無線基站從小型蜂窩毫微微產(chǎn)品，到大型多蜂窩宏基站應有盡有。同樣雷達制造商也需要既有小型產(chǎn)品，也有大型設備。

簡化軟件產(chǎn)業(yè)環(huán)境生態(tài)系統(tǒng)

多核 SoC 開發(fā)商通常提供和預集成大量非差異化軟件，即與任何終端設備制造商提供的功能相同的基本軟件，包括設備驅動器、實時操作系統(tǒng) (RTOS) 端口以及針對目標應用的主要標準化算法等。正確實施后，這種軟件不但可為應用開發(fā)人員充分發(fā)揮硅芯片優(yōu)勢，而且還可隨時投入生產(chǎn)。除這種多核 SoC 之外，廠商還創(chuàng)建了開發(fā)產(chǎn)業(yè)環(huán)境生態(tài)系統(tǒng)，可為應用開發(fā)、測試以及電路板設計提供幫助。

圖 2：綜合多核工具套件示例

對開發(fā)人員來說，在為多核環(huán)境編寫代碼，特別是當應用代碼需要從小型器件縮放至大型器件時，多核開發(fā)會變得具有挑戰(zhàn)性。在出現(xiàn)這種情況時，軟硬件都要在各種器件中縮放。此時系列間的器件內核數(shù)量及硬件加速器，可能存在巨大的差異。

幸運的是，由于軟件的復雜性以及多核 SoC 中處理元素的變化，硬件輔助軟件已經(jīng)實現(xiàn)。用于簡化多核軟件開發(fā)的創(chuàng)新新硬件現(xiàn)已嵌入在最新一代多核器件中。該硬件可自動輔助軟件縮放，以在源自通用架構的各種器件間使用。

使用硬件輔助軟件的前提是軟件以小型任務而非獨立功能的形式編寫，而且硬件設計用于自動管理任務。解決這一問題的一個創(chuàng)新方法是使用與功能描述符相關的大型硬件隊列。功能描述符通常可識別所需的處理資源，比如需要 DSP 或 FFT 功能，而不是具體的 DSP 內核 2。將任務與數(shù)據(jù)列隊，然后硬件可自動管理從這里接手的處理工作。這樣即使從雙內核過渡到八內核 SoC 也不需要修改軟件。該列隊和描述符系統(tǒng)會自動管理這種過渡。

靈活豐富的軟件方法

現(xiàn)有及新興應用將針對處理元素與內核有不同使用需求。一些應用可獨立使用每個內核，而其它應用則希望將一個處理元素用作主控處理器，將其它處理元素指定為從處理器。第三種處理方式則是將所有處理元素當作同級對待，在它們之間動態(tài)分配任務。部分應用可能希望將器件當作通過 OpenCL 與 OpenMP 等標準實現(xiàn)的高性能計算 (HPC) 引擎使用。

要應對如此多樣化的應用需求，設計人員需要一種可包含和簡化使能器軟件、開發(fā)工具以及操作系統(tǒng)的、能夠充分滿足各種應用需求的開發(fā)工具套件。這種工具套件應隨硅芯片的發(fā)展而開發(fā)，以便能夠順利訪問應用開發(fā)人員使用的處理內核、加速器以及多層連接層。越來越多的進步 SoC 開發(fā)人員，采用基于 Eclipse 的工具，其可幫助他們客戶的各個開發(fā)人員，根據(jù)個人喜好定制開發(fā)環(huán)境。基于 Eclipse 的工具提供開放式開發(fā)平臺的最佳特性，以及硅芯片開發(fā)人員可最便捷啟用的優(yōu)化方案。

結論

多核處理器正處在高速發(fā)展階段?；A設施市場的領先多核廠商在汲取先導產(chǎn)品經(jīng)驗教訓之后，正在推出第二代和第三代產(chǎn)品。此外，滿足各種性能及專用需求，并非指定解決方案要求的各產(chǎn)品系列現(xiàn)在也已推出。這些更新穎的產(chǎn)品采用通用架構，可為設備制造商節(jié)省開發(fā)成本與開發(fā)時間。多核架構已在評估競爭產(chǎn)品時占據(jù)了有利位置，成為主要的差異化因素。通過發(fā)揮多核性能，開發(fā)人員不僅可為今天開發(fā)令人振奮的新產(chǎn)品，也能為明天乃至未來數(shù)年開發(fā)出令人振奮的新產(chǎn)品。