電力線載波通信的外圍電路設(shè)計

摘要 低壓電力線傳輸特性的復(fù)雜性和傳輸過程中干擾信號的多變性，使其推廣受到限制。文中依據(jù)高低頻電路原理，結(jié)合現(xiàn)代通信與數(shù)字信號處理技術(shù)，設(shè)計了電力線載波通信的外圍專用電路，包括發(fā)送驅(qū)動電路、耦合接收和AGC系統(tǒng)等，較好地解決了載波信號的接收與發(fā)送問題。
關(guān)鍵詞 電力線載波通信；耦合；AGC系統(tǒng)

    電力線載波通信由于其潛在的經(jīng)濟效益和廣闊的應(yīng)用前景備受關(guān)注，但由于低壓電力線傳輸特性的復(fù)雜性和傳輸過程中干擾信號的多變性使其推廣受到限制。低壓電力線載波通信模塊包括發(fā)送放大電路、耦合接收和ACE系統(tǒng)、濾波單元、調(diào)制解調(diào)芯片等，如圖1所示。其中所設(shè)計的濾波單元、調(diào)制解調(diào)單元集成芯片。針對電力線通信中，可供選擇的通信頻率在60～150 kHz，載波頻帶帶寬為4kHz、傳輸信息量少、時延要求不高，而抗干擾要求較高等特點，依據(jù)高低頻電路原理和數(shù)字通信原理，設(shè)計了電力線載波通信模塊外圍專用電路、發(fā)送放大電路、耦合接收和ACE控制電路，較好地解決了載波信號的接收與發(fā)送問題。

1 發(fā)送放大耦合電路的設(shè)計
    本部分外圍電路完成調(diào)制信號發(fā)送前的調(diào)整放大和耦合功能。由于FPGA的管腳最高輸出電平為3．3 V，而信號在經(jīng)過發(fā)送和接收的耦合，在電力上傳輸后衰減較大，因此調(diào)制后的信號還需進行適當(dāng)放大，然后才能耦合劐電力線上。發(fā)送放大及耦合電路如圖2所示。

    測量表明，電力線的阻抗分布在0．5～80 Ω之間，其阻抗主要依賴于用電負荷的大小、線路結(jié)構(gòu)以及配電變壓器阻抗等多種因素。由于配電線路結(jié)構(gòu)和配電變壓器的阻抗特性相對較穩(wěn)定，因此，用電負荷的大小對電力線阻抗的變化影響較大。
    由于甩電負荷具有隨機性，其主要表現(xiàn)為在不同的時間，用電負荷發(fā)生變化，即阻抗的時變性。研究電力線的輸入阻抗，對于提高信號的發(fā)送功率和有用信號的輸入功率，在分析發(fā)送電路中，設(shè)定電力線的輸入阻抗為5 Ω具有典型意義。
    在與電力線的接口電路中，使用大功率穩(wěn)壓管和電阻組成限幅電路，起保護作用。它能避免系統(tǒng)受到 諸如強雷電脈沖等瞬時過電壓的干擾。
    發(fā)送電路主要由功率放大器組成。功率放大器的作用是將PSK_OUT輸出的方波信號進行功率放大。為提高發(fā)送功率，采用輸出級為異型復(fù)合管單電源準互補乙類推挽電路。前級放大采用9014和9015對管，D5和D6兩個5．1 V的穩(wěn)壓管起保護作用，防止三極管反向擊穿。后級由于電流比較大，采用耐電流比較大的2SA1015和2SA1815對管；同樣，來自線路上的載波信號經(jīng)過線圈耦合到載波接收電路中，D4雙向穩(wěn)壓二極管起保護作用，防止大電壓損害器件，耦合線圈比較重要，要選擇10：15的線圈。接插件高壓和低壓分開，高壓部分時220 V構(gòu)接口，低壓按照管腳順序分別是PSK_OUT、GND、VHH和PSK_IN。
    耦合電路的設(shè)計目的是為了利用電力線實現(xiàn)可靠的載波通信，其分析與設(shè)計是問題的關(guān)鍵。其難點在于：(1)要求載波信號的加載效率高。(2)要求電力網(wǎng)50 Hz的工頻信號不能給載波通信系統(tǒng)帶來太大的干擾。設(shè)計一個能有效減小低壓電力線的低阻抗影響的功率匹配和增益平衡電路，用于將信號耦合到電力線上，其傳輸頻帶為0．1～30．0 MHz。為實現(xiàn)網(wǎng)絡(luò)信號的最大功率傳輸，該電路設(shè)計時須考慮220 V線路側(cè)的阻抗特性，T100為信號耦合變壓器，220 V線路側(cè)阻抗約取30 Ω。然后確定線圈初級的匝數(shù)比或阻抗比。最后設(shè)計功率放大器的輸出匹配電阻。
    為防止低壓電力線上的雷電和開關(guān)瞬態(tài)作用，對電路元器件造成永久性損壞，需采用特殊的保護措施。如圖2耦合部分所示，變壓器對于100～400 kHz的擴頻載波信號提供了一個線性的傳輸功能，電容的作用是阻止50 Hz的工頻進入變壓器T，限制了變壓器電流，以避免變壓器鐵芯飽和。輸入通道應(yīng)接一個浪涌保護二極管5KP18C，經(jīng)電阻隔離后接二極管箝位電路輸出給前級濾波電路。由于電力線上負載發(fā)生變化時，電力線會產(chǎn)生較大噪聲甚至幅值很大的尖峰脈沖，該脈沖經(jīng)耦合后，會給后級電路帶來較大危害。因此加入一個浪涌保護二極管后，可以很好地濾除這種噪聲，保護后級電路。后面接兩個二極管用于過壓保護。

2 AGC電路設(shè)計
    自動增益控制電路被稱為AGC。對于接收機接收到的外來信號場強并非恒定不變，為保證接收機終端得到相同的電壓，通常采用改變放大器增益來實現(xiàn)。AGC電路就能在信號場強變化情況下，保證接收機的輸出電壓基本不變。
    設(shè)計為將濾波器輸出的mV級信號放大約40 dB，需要特別注意小信號的不失真放大。AGC主要完成對小信號的放大，需額外注意電路本身的噪聲干擾不宜過大。同時為保證輸入信號幅值過大時，放大器不會飽和失真，此級應(yīng)具有自動增益控制能力。AGC電路如圖3所示。

    其中第二級三極管的E級為反饋端。當(dāng)輸入信號幅值過大時，該線路可以對輸入的信號進行負反饋，起到增益控制的目的。同時為防止輸入信號過大時AGC失控，其信號輸出級(C端)加入了一個電容、兩個二極管可完成對于輸入信號幅值變化來進行輸出信號幅值的控制，并且可用于過壓限制。經(jīng)實測，該AGE電路對10 mV的信號增益可達40 dB、100 mV信號的增益可達20 dB，而對于幅度達1 V的較強輸入信號，只約有4 dB的增益。完成自動增益控制的作用。
    接下來將實測的信號波形及幅值結(jié)果通過示波器顯示，并對其數(shù)據(jù)進行分析。圖4給出的是輸入幅值為10 mV的信號波形(上方通道A所示的波形)，從示波器觀察每一個方格代表10 mV／Div，可以看出輸出信號的幅值約為450 mV(下方通道B所示的波形)示波器每一個方格代表10 mV／Div，并且波形未出現(xiàn)失真，利用增益公式D=20 lgVout／Vin，此時計算得放大增益約為40 dB。

    經(jīng)實測，AGC電路對100 mV信號的增益可達20 dB，而對于幅度達1 V較強輸入信號只有約4 dB的增益。波形未出現(xiàn)失真，很好地完成了自動增益控制的作用。

3 串口接口和電源電路設(shè)計
    由于RS-232-C標(biāo)準所定義的高、低電平信號與一般的LVTTL電路所定義的高、低電平信號完全不同，LVTTL的標(biāo)準邏輯“1”對應(yīng)2～3．3 V電平，標(biāo)準邏輯“0”對應(yīng)0～0．4 V電平，而RS-232-C標(biāo)準采用負邏輯方式，標(biāo)準邏輯“1”對應(yīng)-5～-15 V電平，標(biāo)準邏輯“0”對應(yīng)+5～+15 V電平，兩者間要進行通信必須經(jīng)過信號電平的轉(zhuǎn)換。系統(tǒng)使用串口進行調(diào)試，串口的信號電平是5 V，而FPGA輸出電平最高是3．3 V，因此，兩者的信號需要電平轉(zhuǎn)換，可用一塊MAX232來滿足4路的電平轉(zhuǎn)換。RS232接口電路如圖5所示。

    在整個電力載波擴頻通信系統(tǒng)中，放大驅(qū)動、耦合電路和AGC使用了12 V電源，AD7822和MAX232的工作電平是5 V，時鐘振蕩器的工作電平是3．3 V，所以需設(shè)計一套多電源供電的方案。如圖6所示，12 V電源直接由變壓器產(chǎn)生，5 V電源用LM1117芯片實現(xiàn)，3．3 V電源由LM25 76匹配獲得。

4 硬件抗干擾措施
    系統(tǒng)的穩(wěn)定性是實現(xiàn)其功能的前提。在本系統(tǒng)中，因為需要耦合到220 V的電力線上，因此，元件的布局、布線以及電源、地線的處理都將影響電路性能和電磁兼容性能。
    結(jié)合實際遇到的干擾情況，本系統(tǒng)的硬件抗干擾措施主要集中在如何提高PCB板的抗干擾性能上。主要采取了以下幾種抗干擾手段：
    (1)抑制干擾源。1)在布板時讓電容、電感的引線盡量短。2)電路板上各個IC都并接了一個0．01～0．1μF高頻電容，以減小IC對電源的影響，并且高頻電容的布線、連線靠近電源端并盡量粗短，以免增大電容的等效串聯(lián)電阻，影響濾波效果。3)布線時都采用45°折角，盡量減少90°折線，以減少高頻噪聲發(fā)射。
    (2)切斷干擾傳播路徑。1)充分考慮到電源對系統(tǒng)的影響，采用紋波系數(shù)小的電源管理芯片進行設(shè)計，并給FPGA芯片電源加了濾波電路以減小電源噪聲。2)布線時使晶振與FPGA芯片引腳盡量靠近，用地線隔離時鐘區(qū)，將晶振外殼接地。3)大功率器件都布線于電路板邊緣，盡量減小它對其他電路的影響。4)在PCB板子上下兩面進行大面積鋪銅并接地，以屏蔽電磁干擾。
    (3)提高器件抗干擾能力的處理。1)布線時盡量減少回路環(huán)的面積，以降低感應(yīng)噪聲。2)加粗電源線和地線的布線以減小壓降、降低耦合噪聲。3)IC和FPGA芯片閑置的I／O口，都予以接地或接電源。4)IC器件多采用貼片，而不是采用分布電容較大的DIP封裝。
    此外，在PCB內(nèi)部處理數(shù)模共地的問題時，將板內(nèi)部數(shù)字地和模擬地隔離，只是在PCB與外界連接的接口處，數(shù)字地與模擬地使用一個0 Ω電阻短接。

5 整機功能測試結(jié)果分析
    最后把外圍電路和調(diào)制解調(diào)芯片組合起來進行整機功能測試：(1)不帶電導(dǎo)線測試。接收端能準確接收到發(fā)送信號，并將發(fā)送的數(shù)據(jù)準確顯示出來，接收端和發(fā)送端具有基本的通信功能，設(shè)計方案在整機實現(xiàn)上可行。(2)雙機低壓變壓器小區(qū)內(nèi)測試。在短距測試時，一開始不能正常接收，于是更改了門限值，反復(fù)測試后可達到正確接收。
    在雙機小區(qū)內(nèi)測試時。發(fā)現(xiàn)當(dāng)距離較大時，偶爾會有誤碼。這是由于隨著距離的拉長，引入了更多的干擾，必然有多經(jīng)現(xiàn)象發(fā)生，因此信號能量有所損失；同時接入點有較大的阻抗，對信號也會有衰減，同時發(fā)現(xiàn)在晚上，因用電設(shè)備減少，負載減輕，干擾減小，通信效果會比白天好。當(dāng)加入CRC糾錯冗余編碼后，可以有效的消除誤碼率，實現(xiàn)正確接收。由于PN碼不長，捕獲時間一般較短，在一個PN碼周期內(nèi)便可實現(xiàn)。
    經(jīng)過測試，在信噪比為-20 dB時，系統(tǒng)可正常搜索跟蹤，擴頻環(huán)節(jié)的接收誤碼率約達10-5左右，工作狀態(tài)穩(wěn)定，有效提高了在變參信道上的傳輸可靠性。同時經(jīng)測試，該外圍電路也適用于窄帶調(diào)頻方式和其他寬帶擴頻通信方式。在該領(lǐng)域使用，接收誤碼率均在允許范圍內(nèi)。

6 結(jié)束語
    該系統(tǒng)貼近實際電力載波通信特點，力求在滿足要求的基礎(chǔ)上最簡化原理設(shè)計，使之實用。每個子系統(tǒng)都參考了相關(guān)的方案，精心挑選、可行性論證、改進、設(shè)計。其研究成果對于數(shù)字信號處理理論及數(shù)字通信理論的發(fā)展有著一定的意義，同時還可以應(yīng)用于無線通信、有線通信等領(lǐng)域。