前言
近年來，數(shù)據(jù)的大規(guī)模傳輸要求變得越來越普及。擔任這些大量數(shù)據(jù)處理芯片的標準接口(Interface)基本上都采用的是高速差分串行傳輸方式。
高速串行數(shù)據(jù)傳送方式有以下的一些特征：
● 數(shù)Gbps的傳送數(shù)率
● 由于是高速傳送，信號振幅較小，為數(shù)百mV程度
● 小振幅的信號傳送時，為了減小噪聲的影響，都采用的是差分傳送方式
● 對各信號通道間的相位同步?jīng)]有嚴格要求
近年來對芯片的高速數(shù)據(jù)處理的要求，使得許多芯片內部都已經(jīng)搭載了高速IF的功能。但是，也正是由于它的高速性能造成芯片的測試變得非常的困難。對這類高速IF芯片的初期評價階段，一般采用的是多種計測器的綜合評價。但是針對多管腳的高速IF芯片，單純利用計測器的測定，會面對許多問題。
T6683+5G Option
為了實現(xiàn)精確的高速差分串行信號測試，我們開發(fā)了可以對應最大5Gbps差分信號的ATE用高速測試選件。這次開發(fā)的可以提供最大5Gbps的高速專用PE(圖1)，內藏于ATE系統(tǒng)中，其包括：64個高速輸入專用通道+ 64個高速輸出專用通道的Dr.
ter Reduce電路的嵌入也可以使得高速部的向量(Pattern)發(fā)生盡可能的不受到低速部的Jitter誤差的影響。
從PE到被測芯片(DUT)的高速信號傳送
在實際測試中，從ATE的Driver端到被測芯片(DUT)的信號傳送過程，會遇到如圖6-1所示的Pin-Relay、傳輸線路(同軸線)、接線端子、印刷線路等各影響高頻信號衰減的問題。圖6-2是一般的1GHz信號用線路的傳輸特性，當用它來傳輸更高頻率的信號時，我們可以看到在2.5GHz開始就
會造成較大的衰減損失。這個衰減如果是超過10dB以上的話，是很難進行正確補償?shù)摹Ｒ虼藶榱藴p小在高頻帶的損失，我們對上述圖6-1線路進行了以下4個項目的改進。
① Pin Relay & DC Relay
② 同軸線
③接線端子(Connecter)
④ 印刷線路
傳輸線路的改善
① Pinout Relay & DC Relay
安裝在測試系統(tǒng)內部的信號輸出/輸入控制部的Relay本身的性能對最終的波形品質有較大的影響。現(xiàn)在普通使用的Photo-Mos Relay的最大信號帶寬是1GHz左右，不能達到傳送5GHz這樣的高頻信號的要求。因此，我們采用的是愛德萬測試研制開發(fā)的，具有非常好帶寬的小型MEMS Relay。
② 同軸線
為了傳輸這樣的高頻信號，和普通的同軸線相比，除了需要高精度的阻抗(Zo)特性以外，還應當具有低損耗、Zo值不受電纜彎曲變形，溫度等外部影響的特性。為了實現(xiàn)Zo的高精度，(1)同軸線做成盡可能的保持圓心性。(2)最大限地提高同軸線各部分所用材料的尺寸精度、組裝精度，保證實際Zo與計算值在最大.
傳輸脈沖信號時，表現(xiàn)為信號上升沿的變形及整體波形的非整合性。前沿的變形是由于我們知道脈沖信號中包含了全部的奇數(shù)高次諧波成分，在通過傳輸線路時由于高次諧波成分的衰減而造成的。由于一部分的非整合性的存在，在實際應用中會產(chǎn)生圖形向量(Pattern)造成的時序錯誤(Timing error)。因此需要通過對其進行一定的補償。圖7所示為在線路中插入與其相反傳輸特性的pre-emphasis電路時的Jitter仿真結果，圖8是實測波形。由于實測波形中含有一定的隨機Jitter(Random Jitter)成分，雖然Jitter值有一定差異，但是我們同樣可以確認到與仿真結果一樣的Jitter改善效果。
芯片測試
利用這個5G高速選件(Option)，我們對Redwood(5Gbps)、XDR內存、PCI-Express高速接口等進行了測試評價。
Redwo
od(5Gbps)
將5G選件自身的輸出通道(Dr)與輸入通道(Cp)對接起來對其進行性能評價，這個高速選件的信號輸入比較部(Cp)本身雖然為了對應高速接口芯片測試，其結構為差分輸入比較結構(differential)，但是其也具有單端輸入比較(Single-End)功能。雖然在實際的高速芯片測試中并不需要這種單端輸入，但是在許多評價解析情況下存在對這種功能的要求，因此5G高速選件中加入了分別的單端輸入正負單端(Pos/Neg)比較功能。
XDR
XDR是在目前的高速接口(IF)中唯一采用IO共通使用的接口標準。測試系統(tǒng)的輸入輸出通道(Dr/Cp)與芯片之間是一種被稱為Fly-by的連接方式?？刂撇捎玫氖潜疚那懊嫠龅膶⒉罘值恼?Pos/Neg)固定電壓值輸出機能。
PCI-Express
PCI-Express的基本規(guī)格中對差分電壓的中間點電壓值有其特殊的要求。對應其規(guī)格要求，在對PCI-Express進行測試時，2個驅動通道(Dr)并列使用作為芯片的1個輸入。
總結
針對高速差分信號的測試，愛德萬測試基于高速SoC測試系統(tǒng)T6683開發(fā)了最大對應5Gbps的高速測試選件。通過這個系統(tǒng)，
1. 技術驗證了現(xiàn)階段各種具有代表性的高速接口芯片的測試可行性。
2. 開發(fā)成功了數(shù)Gbps以上測試所需的未來測試系統(tǒng)的基礎要素技術及其實現(xiàn)方案。
下載文檔
