NI高速數(shù)字ATE和激勵響應(yīng)特性

測試工程師能夠從具備多種應(yīng)用特性的不同數(shù)字I/O儀器中選擇合適的設(shè)備進(jìn)行通信與測試。數(shù)字測試設(shè)備的核心特性是能夠生成硬件定時以及/或?qū)崿F(xiàn)預(yù)定義數(shù)字測試模式的采集，這些模式通常存儲在設(shè)備所包含的存儲器中。數(shù)字儀器已經(jīng)超越了驅(qū)動1和0等數(shù)字模式功能，它通常支持包含部分或所有表1所列出的邏輯狀態(tài)的波形。

如表1所示，六種邏輯狀態(tài)控制電壓驅(qū)動器和數(shù)字測試儀的比較引擎（如果可以被支持）。這些狀態(tài)指定測試儀在特定的通道中驅(qū)動哪些激勵數(shù)據(jù)以及被測設(shè)備的期望響應(yīng)。當(dāng)這些狀態(tài)出現(xiàn)在數(shù)字測試儀器中時，它們能夠完成雙向通信以及采集響應(yīng)數(shù)據(jù)的直接比較。

NI 655x數(shù)字波形發(fā)生器/分析儀支持表1中所示的全部6種邏輯狀態(tài)。以下章節(jié)解釋了這些特性的硬件實(shí)現(xiàn)，提供了每周期雙向控制和實(shí)時硬件比較的更為詳細(xì)的分析。

通信方向控制功能是為被測設(shè)備選擇數(shù)字測試系統(tǒng)的十分關(guān)鍵的特性。最基本的數(shù)字I/O儀器包含簡單的單向控制，這意味著一個通道不是將數(shù)據(jù)傳送到管腳上就是進(jìn)行數(shù)據(jù)采集。更為復(fù)雜的設(shè)備可以被配置為將激勵數(shù)據(jù)驅(qū)動到管腳上，或是從該管腳采集數(shù)據(jù)，但無法在同一操作中完成。兩個基本的邏輯狀態(tài)，1代表驅(qū)動邏輯高，0代表驅(qū)動邏輯低，能夠控制這些設(shè)備所有的發(fā)生操作。它們無法在同一個操作中支持雙向功能。這些設(shè)備的典型應(yīng)用包括基本模式I/O、握手和數(shù)字?jǐn)?shù)據(jù)記錄。

更為復(fù)雜的數(shù)字測試儀允許在同一個數(shù)字操作中完成雙向功能，這意味著儀器能夠在連續(xù)的時鐘周期內(nèi)，在發(fā)生數(shù)據(jù)和采集數(shù)據(jù)之間進(jìn)行切換。為了支持雙向控制，由于激勵通道必須還能夠禁用電壓驅(qū)動器，因此需要超過兩種基本邏輯狀態(tài)。第三種狀態(tài)稱為三態(tài)，或者也通常被稱為高Z狀態(tài)或是高阻狀態(tài)。三態(tài)提供了在一個設(shè)備正在驅(qū)動一個通道時，確保不會有多個設(shè)備同時驅(qū)動這個通道的控制能力，否則可能會導(dǎo)致接收到錯誤的數(shù)據(jù)。三態(tài)對于I2C通信、IC測試、比特錯誤率測試（BERT）和通用數(shù)字激勵/響應(yīng)測試等雙向應(yīng)用而言是必須的。

NI 655x支持每通道、每周期三態(tài)，或者也稱為高阻抗和“Z”狀態(tài)。圖1顯示了單一三態(tài)通道是如何在NI 655x數(shù)字波形發(fā)生器/分析儀的FPGA實(shí)現(xiàn)的。在圖中，發(fā)生邏輯顯示在數(shù)字測試儀的上半部分，采集電路在下半部分顯示。

典型的雙向設(shè)備測試，例如存儲器存儲器芯片等，首先需要將激勵數(shù)據(jù)或測試模式下載到數(shù)字測試儀的板載存儲器中。然后，激勵數(shù)據(jù)經(jīng)過解碼，決定是否需要激活通道電壓驅(qū)動，如果需要激活，那么應(yīng)該激活哪些數(shù)據(jù)的驅(qū)動。在NI 655x設(shè)備中，采集電路比較器直接連接到數(shù)字測試儀電壓驅(qū)動器的輸出上。這意味著來自數(shù)字測試儀和被測設(shè)備的激勵數(shù)據(jù)可以用NI 655x進(jìn)行采集。由于比較器無法分辨是被測設(shè)備還是數(shù)據(jù)測試儀（或者兩者都是）將數(shù)據(jù)傳送到通道中，所以您必須在讀操作中將數(shù)字測試儀的電壓驅(qū)動器設(shè)置為三態(tài)，防止數(shù)據(jù)同時從被測設(shè)備和數(shù)字測試儀的電壓驅(qū)動器傳送到通道中。

在完成信號采集之后，數(shù)據(jù)解碼電路判斷采集信號是邏輯低還是邏輯高，并將結(jié)果存儲在板載存儲器中。采集得到的響應(yīng)數(shù)據(jù)最終被寫入PC中，進(jìn)行分析和記錄。下一章節(jié)將這個方塊圖進(jìn)行進(jìn)一步擴(kuò)展，引入了NI 655x設(shè)備能夠?qū)Σ杉憫?yīng)數(shù)據(jù)進(jìn)行直接比較的特性。

另一個數(shù)字測試儀器的重要功能是驗(yàn)證被測設(shè)備在不同用戶使用情形和激勵數(shù)據(jù)的情況下，都能夠返回正確響應(yīng)數(shù)據(jù)的能力。為了實(shí)現(xiàn)這個目標(biāo)，主要有兩種將采集的響應(yīng)數(shù)據(jù)與預(yù)期數(shù)據(jù)進(jìn)行比較的方法。第一種方法是采集實(shí)際響應(yīng)數(shù)據(jù)，并使用軟件解釋結(jié)果。應(yīng)用程序只需要兩種基本邏輯狀態(tài)來配置測試儀的激勵數(shù)據(jù)。另一種方法是將激勵數(shù)據(jù)和預(yù)期響應(yīng)數(shù)據(jù)預(yù)先載入硬件中，確保在采集數(shù)據(jù)的同時進(jìn)行實(shí)時數(shù)據(jù)比較。過去，第二種方法只適用于高價的數(shù)字測試儀，現(xiàn)在強(qiáng)大低價的FPGA技術(shù)通過使用表1列出的三種比較狀態(tài)，實(shí)現(xiàn)實(shí)時硬件比較，極大地擴(kuò)大了這種功能的用戶群體。只要波形包含比較狀態(tài)，采集的響應(yīng)數(shù)據(jù)就能夠與預(yù)測響應(yīng)進(jìn)行比較。

圖2顯示了帶有硬件比較電路和之前討論過的每通道三態(tài)特性的NI 655X通道的完整方塊圖。

FPGA的數(shù)據(jù)比較邏輯將發(fā)生電路與采集電路結(jié)合在一起。數(shù)據(jù)解碼器從板載存儲器接收數(shù)據(jù)，根據(jù)每個采樣的邏輯狀態(tài)啟用或禁用驅(qū)動器。解碼器將預(yù)期響應(yīng)傳送到FIFO存儲器中，在響應(yīng)數(shù)據(jù)開始采集的時候，將預(yù)期數(shù)據(jù)傳送到數(shù)據(jù)比較邏輯中。如果在比較的過程中檢測到了錯誤，出錯信息將與采集數(shù)據(jù)分開存儲，確保這些數(shù)據(jù)可以使用應(yīng)用軟件進(jìn)行訪問，用于進(jìn)一步的分析。

FPGA為每個檢測到的錯誤存儲以下信息：

• 錯誤采樣數(shù)
• 出錯通道
• 錯誤總數(shù)

本小節(jié)解釋了如何實(shí)現(xiàn)之前章節(jié)所討論的用于通用數(shù)字測試應(yīng)用的數(shù)字ATE特性，例如功能測試和特征提取。

對于許多行業(yè)而言，最重要的測試之一是元件功能測試，例如定制ASIC和商業(yè)A/D轉(zhuǎn)換器。需要擴(kuò)展功能測試的常見雙向設(shè)備是存儲器芯片。圖3顯示了一個典型的SRAM集成電路（IC）及其管腳輸出。

如前所述，典型的存儲器集成電路包含三條地址線、八條數(shù)據(jù)線、一條寫啟用（WE）線和一條讀啟用（OE）線。表2顯示了一組可以用于測試這塊SRAM芯片的數(shù)字測試模式。

在WE（寫啟用）置為高電平時，IC芯片從數(shù)字測試儀等外置設(shè)備接收數(shù)據(jù)，并將數(shù)據(jù)寫回由地址線指定的位置中。如果OE（讀啟用）置為高電平，集成電路從地址線所指定的位置接收數(shù)據(jù)，并將數(shù)據(jù)驅(qū)動至數(shù)據(jù)線上。驗(yàn)證這種存儲器設(shè)備的最后一個步驟是通過比較預(yù)期響應(yīng)分析輸出。

下面兩個小節(jié)討論了使用NI 655x數(shù)字波形發(fā)生器/分析儀，在LabVIEW中，利用軟件解決方案和硬件解決方案實(shí)現(xiàn)功能測試。

在軟件比較應(yīng)用中，測試儀生成激勵數(shù)據(jù)、采集實(shí)際響應(yīng)數(shù)據(jù)，然后在存儲到主機(jī)PC存儲器之后完成響應(yīng)數(shù)據(jù)的分析。實(shí)際響應(yīng)數(shù)據(jù)分析完全是在軟件中進(jìn)行的，而不是實(shí)時完成的。下面的步驟更為詳細(xì)地描述了軟件比較。

1、如圖所示，原始測試數(shù)據(jù)是用戶輸入或通過文件讀取的。測試數(shù)據(jù)包含了激勵數(shù)據(jù)和響應(yīng)數(shù)據(jù)。

2、如圖所示，純激勵數(shù)據(jù)是從測試數(shù)據(jù)中提取的，測試數(shù)據(jù)中的1和0表示激勵數(shù)據(jù)；所有其他的字符表示沒有數(shù)據(jù)生成，因此電壓驅(qū)動器必須被置入三態(tài)禁用。

3、激勵數(shù)據(jù)通過數(shù)字測試儀生成并送入通道中，之后采集響應(yīng)數(shù)據(jù)。發(fā)生操作和采集操作并行運(yùn)行。

4、在完成發(fā)生和采集之后，應(yīng)用程序在軟件中完成以字節(jié)為單位的比較。給出的例子是采集的響應(yīng)數(shù)據(jù)。只有當(dāng)“H”或“L”出現(xiàn)在原始測試數(shù)據(jù)中的時候，最終通過/不通過的判斷才會受到所采集的響應(yīng)數(shù)據(jù)的影響。

軟件比較要求所有數(shù)據(jù)傳送到主機(jī)計算機(jī)，進(jìn)行后處理，使之適合于低速應(yīng)用。如果所采集到的數(shù)據(jù)超出了測試儀板載內(nèi)存的大小，將所有數(shù)據(jù)傳送到主機(jī)計算機(jī)可能會超出計算機(jī)的帶寬限制。在這種情況以及其他需要更高比較速率的情形下，必須使用實(shí)時硬件比較。

NI LabVIEW是一種圖形化編程語言，下面用LabVIEW展示了NI 655x設(shè)備的數(shù)字軟件比較應(yīng)用的功能。下面的幾張圖片展示了如何建立獨(dú)立的發(fā)生操作和采集操作，以及如何將它們合并在一個同步功能測試應(yīng)用中。

首先，圖4顯示了如何建立發(fā)生部分的LabVIEW程序。其中的關(guān)鍵功能包括配置測試儀、讀取測試模式并開始進(jìn)行發(fā)生。

在測試數(shù)據(jù)被載入板載發(fā)生內(nèi)存之前，在圖5中所示的原始數(shù)字測試數(shù)據(jù)被解釋為激勵數(shù)據(jù)和預(yù)期響應(yīng)數(shù)據(jù)。在數(shù)據(jù)被解釋之后，激勵數(shù)據(jù)被下載到NI 6552進(jìn)行發(fā)生。

建立程序的采集部分十分相似。圖6給出了功能測試應(yīng)用所需的采集程序。

盡管NI 6552支持這兩個程序同時工作，但是簡單地將它們組合在一起并不是有效的測試方法。簡單地同時運(yùn)行我們的采集程序和發(fā)生程序并不能將采集數(shù)據(jù)與預(yù)期響應(yīng)數(shù)據(jù)對齊。由于這些程序運(yùn)行在非確定性軟件中，您無法依賴程序的定時來保持一致性。此外，通過被測設(shè)備和連接被測設(shè)備電纜的傳遞延遲也必須考慮。數(shù)據(jù)從數(shù)字測試儀通過電纜和被測設(shè)備流回測試儀所需的時候稱為全程延遲，在圖7中標(biāo)出。

解決全程延遲和軟件延遲的最佳方法是輸出與測試開始對應(yīng)的邊沿信號。對于NI 655x而言，數(shù)據(jù)活動事件提供了這個功能，并且可以輸出到外部來觸發(fā)采集的開始，如圖8所示。注意，必須確保信號的回路與數(shù)據(jù)具有相同的全程延遲。

您還可以使用數(shù)據(jù)活動事件控制響應(yīng)數(shù)據(jù)和采樣時鐘活動邊沿的相對延遲。舉例而言，您可以將數(shù)據(jù)活動事件輸出到PFI 1上，并路由到PFI 2上，PFI 2可以配置為采集開始觸發(fā)的信號源，如圖8所示。您還可以將發(fā)生采樣時鐘輸出到DDC CLK OUT，并將采集采樣時鐘設(shè)置為STROBE。

圖9顯示了配置和外部路由數(shù)據(jù)活動事件和采樣時鐘的LabVIEW程序。標(biāo)有箭頭的函數(shù)可以完成所需的額外配置。

如圖10所示，采集操作必須在發(fā)生操作之前開始，以便確保采集操作在發(fā)生操作開始之前，做好接收開始觸發(fā)的準(zhǔn)備。最后可選的步驟是分析采集到的數(shù)據(jù)，您可以用來得到一個是否通過的簡單結(jié)果。無需將采集的響應(yīng)數(shù)據(jù)進(jìn)行詳細(xì)軟件分析，下面的小節(jié)會討論如何使用實(shí)時硬件比較特性，實(shí)現(xiàn)比軟件更高效地完成分析。

利用板載FPGA完成采集響應(yīng)數(shù)據(jù)與預(yù)期數(shù)據(jù)的比較，能夠大大提高速度和激勵響應(yīng)程序的可靠性。要開發(fā)使用硬件進(jìn)行響應(yīng)數(shù)據(jù)比較的程序，只需要對之前描述的LabVIEW軟件比較程序進(jìn)行少量的改動。

1、在發(fā)生環(huán)節(jié)和采集環(huán)節(jié)的配置階段中，使用niHSDIO屬性節(jié)點(diǎn)，啟用NI 655x的硬件比較部分，如圖11所示。

2、在打開硬件比較之后，波形中的六個邏輯狀態(tài)開始控制NI 655x操作，而免去使用任何解釋函數(shù)和分析函數(shù)。請參閱表1獲得關(guān)于六個邏輯狀態(tài)的更多信息。

3、對于需要更為復(fù)雜的出錯分析的應(yīng)用，獲取函數(shù)可以采集出錯數(shù)據(jù)和錯誤附近的采樣點(diǎn)。對于錯誤的每個采樣，您都可以得到以下信息：

• 包含錯誤的采樣點(diǎn)
• 錯誤采樣點(diǎn)中出錯的比特
• 被測設(shè)備的預(yù)期響應(yīng)

結(jié)合硬件比較中的采樣錯誤緩存屬性的屬性節(jié)點(diǎn)，您可以直接從NI 655x FPGA獲得總錯誤數(shù)。圖12顯示了硬件比較實(shí)例，采樣錯誤緩存屬性用于獲取錯誤以及在錯誤發(fā)生前后的五個采樣的響應(yīng)數(shù)據(jù)。通過獲取這些信息，您可以完成更為詳細(xì)的錯誤分析。

所有數(shù)據(jù)比較都是以采樣為單位在硬件中完成的，這大大減少了在軟件中分析數(shù)據(jù)所花費(fèi)的時間。使用硬件比較方法，NI 655x可以方便地編程實(shí)現(xiàn)高性能功能測試和其他激勵響應(yīng)的應(yīng)用。

需要這個硬件比較的完整實(shí)例，請參考在線NI開發(fā)者園地（ni.com/zone）中的“高速數(shù)字實(shí)時硬件比較”實(shí)例。

可以通過將之前所討論的功能測試實(shí)例進(jìn)行擴(kuò)展，來完成被測設(shè)備的特征提取。舉例而言，要得到被測設(shè)備的最大時鐘速率，應(yīng)用程序必須修改為從較低的頻率開始，對一定范圍的采樣時鐘速率進(jìn)行掃描。特征提取測試使用之前功能測試所討論的方法，返回通過/不通過的結(jié)果；但是，如果測試通過，就會提高采樣時鐘速率，并重新運(yùn)行測試。這些步驟被不斷重復(fù)直至被測設(shè)備無法通過測試。通過測試的最高頻率就被解釋為被測設(shè)備的最大工作頻率。

為實(shí)現(xiàn)這種類型的特征提取，需要為程序增加一個循環(huán)，以便調(diào)節(jié)所需的測試參數(shù)，實(shí)現(xiàn)重復(fù)測試。NI-HSDIO并不需要在每次循環(huán)中都重新配置數(shù)字測試儀的所有設(shè)置，因此測試之間的重新配置時間可以盡量縮短。圖13給出這個代碼修改的實(shí)例。

由于數(shù)字電子設(shè)備變得越來越高級，其組件可能包含只有幾個管腳的串行設(shè)備，也可能包含具有數(shù)百個管腳的復(fù)雜集成電路。為了測試這些設(shè)備，數(shù)字測試系統(tǒng)必須擴(kuò)展其通道數(shù)。使用NI-TClk（觸發(fā)時鐘）同步技術(shù)，多個NI 655x模塊可以方便地在同一個系統(tǒng)中以亞納秒級別進(jìn)行同步，測試高通道數(shù)設(shè)備。舉例而言，如果系統(tǒng)需要40個通道，下列程序解釋了對多個設(shè)備進(jìn)行同步所需的附加函數(shù)。

每個模塊仍然需要使用自己的一套函數(shù)進(jìn)行配置和控制；但是，添加一個簡單的For循環(huán)可以大大減少所需的編程任務(wù)。圖14給出了使用For循環(huán)和儀器名稱數(shù)組將發(fā)生程序擴(kuò)展為多模塊的實(shí)例。在內(nèi)循環(huán)中完成所有設(shè)備的配置之后，如圖15所示，只需要三個用于配置NI-TClk同步的附加VI。

您還可以使用NI-TClk編寫程序，使多個模塊對同步的外部觸發(fā)信號進(jìn)行響應(yīng)。要獲取關(guān)于NI-TClk技術(shù)的更多信息，請訪問ni.com/info并輸入信息代碼rdtctf，參考《用于模塊化儀器定時與同步的NI T時鐘技術(shù)》技術(shù)白皮書。

在使用NI-TClk同步多個模塊完成硬件比較之后，如果在一個NI 655x設(shè)備上檢測到錯誤，那么只有那個設(shè)備存儲關(guān)于錯誤的信息。系統(tǒng)中的其他NI 655x設(shè)備就好像采樣通過那樣繼續(xù)工作。由于每個設(shè)備只是記錄其自身的錯誤，您無需擔(dān)心同一個錯誤被計算多次；但是，您需要對所有模塊的信息進(jìn)行后期處理，以便在需要采樣器錯誤率的時候建立完整的列表。

在增加每周期雙向控制和實(shí)時硬件比較之后，相對任何其他基于PC的設(shè)備而言，NI 655x數(shù)字波形發(fā)生器/分析儀提供了更為豐富的數(shù)字測試應(yīng)用解決方案。全新的解決方案涵蓋了存儲器芯片的功能測試、快速特征提取應(yīng)用以及BERT（比特錯誤率測試）。PXI平臺的可擴(kuò)展性和軟件的靈活性進(jìn)一步改進(jìn)了數(shù)字測試儀器的靈活性和功能。