納米測量中屏蔽罩的重要作用

電纜的不當(dāng)使用會造成測量時間過長的問題。共軸電纜提供了一個傳輸信號的內(nèi)導(dǎo)體和屏蔽。內(nèi)導(dǎo)體和屏蔽之間存在著可供漏電流流過的旁路電阻和電容通路[1]（圖4）。除了作為漏電流的通路之外，旁路的R和C還構(gòu)成了一個RC電路，該電路將大大放慢弱電流或者高電阻測量的速度，而且要實(shí)現(xiàn)精確的讀數(shù)一般需要等待5倍RC的時間常數(shù)。要測量極高的電阻——GW甚至更高——則需要數(shù)秒到數(shù)分鐘才能讓讀數(shù)穩(wěn)定到最終值的1%以內(nèi)。

我們建議采樣三軸電纜[2]和屏蔽罩措施，以消除漏電路徑和穩(wěn)定時間的問題。在圖4的第二種構(gòu)型中，電纜是由一個內(nèi)導(dǎo)體、內(nèi)屏蔽和外屏蔽構(gòu)成的。通過用單增益放大器來驅(qū)動電纜的內(nèi)屏蔽，可以幾乎完全消除電纜電阻[3]（以及其他的漏電電阻）的負(fù)載效應(yīng)。因?yàn)閮?nèi)部導(dǎo)體和內(nèi)部屏蔽[4]間的電壓差現(xiàn)在幾乎為零，所有的測試電流現(xiàn)在都流過內(nèi)導(dǎo)體并流向測量儀器的輸入。流過內(nèi)部屏蔽－地的漏電通路的漏電電流可能具有較大的量值，但該電流是由單增益放大器的低阻抗輸出而非電流信號源來提供的。



圖4：在內(nèi)導(dǎo)體和共軸電纜之間的旁路電阻和電容通路將容許流過漏電流[5]。此外，旁路R和旁路C構(gòu)成了一個RC電路，該電路會大大減慢低電流或者高電阻的測量速度。

根據(jù)定義，屏蔽在電路中應(yīng)當(dāng)是一個低阻抗的點(diǎn)，其電位應(yīng)當(dāng)與高阻抗輸入端的電位近乎相等。在現(xiàn)代靜電計(jì)[6]中，預(yù)放大器的輸出端應(yīng)該置于這個點(diǎn)上，可以用于減少電纜的漏電。一個進(jìn)一步的好處是等效的電纜電容也相應(yīng)降低了，從而大大提升了電路的響應(yīng)速度，縮短了測量時間。