板級電路內(nèi)建自測試建模技術研究

　　在工業(yè)現(xiàn)場、國防軍事、航空航天等領域需要利用電路自身資源進行快速的故障診斷，即要求電路具有自測試功能。為了使復雜的電路具有自測試功能必須進行專門的可測性分析與設計[1]。而通過建立故障診斷模型來研究復雜系統(tǒng)的可測性是一種準確并有效的方法。利用層次性依賴模型，設計者能將各個子系統(tǒng)整合成一個具有層次結(jié)構(gòu)的完整體系。在這一完整系統(tǒng)模型框架下，進行系統(tǒng)的可測性分析，并確定整個系統(tǒng)可測性設計與故障診斷方案[2-3]。

　　多信號模型從信號的多維屬性著手，改進了依賴性模型結(jié)構(gòu)中的故障影響關系分析不完整的不足，同時兼顧結(jié)構(gòu)化模型建模簡單快速的優(yōu)點，在大型復雜系統(tǒng)中得到了成功應用[4-7]。多信號為模型區(qū)分故障對系統(tǒng)功能的影響效果定義了功能故障和完全故障。多信號模型解決結(jié)構(gòu)性失真的辦法是找出組件影響的信號與測試點所能檢測到的信號的因果關系[8-10]。

　　高速數(shù)據(jù)采集器由FPGA、DSP等大規(guī)模集成電路組成，是典型的板級電路。廣泛地應用于工業(yè)、農(nóng)業(yè)及國防領域領域。本文采用多信號模型對數(shù)據(jù)采集器進行了可測性分析與可測性設計，使高速數(shù)據(jù)采集具有自測試功能，提高其故障檢測率及故障隔離率，解決現(xiàn)場對板級電路要求快速進行故障診斷及故障定位的要求。

　　2．高速數(shù)據(jù)采集器的多信號流建模

　　原數(shù)據(jù)采集系統(tǒng)未考慮可測性，系統(tǒng)本身可以提供的測試信息有限，大量重要測試數(shù)據(jù)和關鍵參數(shù)無法獲取。一些參數(shù)可以測到但無法實現(xiàn)板級自測試，而一些參數(shù)無法測得。所以原始采集器的可用信號有5個，用字母S表示：S1-增益、S2-線性度、S3-直流偏差、S4-系統(tǒng)精度，S5-采集速率。數(shù)據(jù)采集器共有9個模塊，每個模塊有功能故障(符號為F)和完全故障(符號為G)兩個故障，共18個故障，找出組成單元與信號的影響關系，如表1所示。

表1元件與信號關聯(lián)關系

　　制定的電路功能測試診斷方案，設置測試點和測試，內(nèi)容見表2。由此可以建立數(shù)據(jù)采集器的多信號模型[11]，如圖1所示。

表2測試名稱、位置和檢測信號名稱

　　模型的形式化定義如下。

　　系統(tǒng)組成單元集C={放大電路1、放大電路2、濾波電路1、濾波電路2、上路AD轉(zhuǎn)換模塊，下路AD轉(zhuǎn)換模塊、鎖相環(huán)模塊、DSP模塊和FPGA模塊}。

　　信號集S = {S1，S2，S3，S4，S5}；測試點TP = { TP1、TP2、TP3、TP4、TP5}；

　　測試集T = {t1，t2，t3，t4，t5，t6，t7，t8，t9，t10}；

　　元件信號集SC(ci) ={}；

　　測試點包含測試集SP={SP(TP1)，SP(TP2)，SP(TP3)，SP(TP4)，SP(TP5)}；

　　測試信號集ST={ ST(t1)，ST(t2)，…，ST(t10)}；

圖1數(shù)據(jù)采集器的多信號模型

　　3．高速數(shù)據(jù)采集器可測性

　　設計多信號模型的分析結(jié)果可以指導可測性設計，為設計人員指出系統(tǒng)難于測試的硬件缺陷，測試點和測試選擇的不合理之處。通過模型分析也可以判斷系統(tǒng)的模塊和功能劃分是否合理?；诙嘈盘柲Ｐ偷目蓽y性分析可以解決如下幾個系統(tǒng)設計問題，直接指明可測性設計的具體方向。

　　(1)模型劃分的合理性。多信號模型的模塊劃分方案可以作為系統(tǒng)實際設計的劃分方案。合理的功能和結(jié)構(gòu)劃分是提高硬件自身的測試特性的重要手段。劃分是要從產(chǎn)品層次、結(jié)構(gòu)和電氣等角度把復雜系統(tǒng)劃分為較簡單、可單獨測試的單元容易進行。

　　(2)信號選擇的局限性。特征信號的多樣性給板級電路測試帶來難度。由于設計者在功能設計時未對關鍵信號的檢測給予硬件支持，使得系統(tǒng)的固有測試特性降低。無論怎樣設計診斷策略都無法隔離所有故障。建模時進行的信號定義和依賴性分析提出了若干備選信號，其中有相當一部分是無法在缺少板級測試設備的情況下檢測的。此時，以部分信號來達到隔離全部故障的目的顯然是不現(xiàn)實的。而多信號模型在信號分析時能夠指明系統(tǒng)現(xiàn)有信號集與完整信號集的差集。設計者可以根據(jù)差集中的信號設計檢測電路并提供測試通道?！　?3)測試施加的有效性。存在冗余測試說明測試的選擇過多，造成了測試資源的浪費。根本原因是多余的測試未能提供新的故障信息，無助于故障的隔離。這表明單純增加測試點和測試并無宜于改善可測性，應該使得新增測試所檢測的故障信息與現(xiàn)有測試檢測到的故障信息既有交集又不完全相同。
　　本文根據(jù)多信號模型的可測性分析結(jié)果進行可測性設計過程如下。
　　(1)原數(shù)據(jù)采集器器根據(jù)實際功能劃分，即分為信號調(diào)理、模數(shù)轉(zhuǎn)換、等周期采樣和總體控制四個主要模塊。物理劃分方面上，各模塊之間留有足夠空間以方便各模塊測試激勵的引入和被檢測信息的傳遞。
　　(2)根據(jù)信號定義發(fā)現(xiàn)現(xiàn)有信號集有5個元素。造成原數(shù)據(jù)采集器的可測性指標較低的一個原因就是可用信號數(shù)量少。這是受系統(tǒng)結(jié)構(gòu)所限。對于板級系統(tǒng)，某些指標由于缺少檢測設備而無法測試；有些指標由于缺少測試通道使得測試數(shù)據(jù)無法采集；有些指標由于與系統(tǒng)正常功能無關而被設計者忽略了?；诖?，對數(shù)據(jù)采集器重新設計以增加可用信號，改善可測性。
　　①在FPGA內(nèi)設計可調(diào)節(jié)輸入信號產(chǎn)生電路DSP模塊控制。
　　②截止頻率測試電路，通過輸入方波采集輸出平均電壓的方式，獲取濾波器的截止頻率。
　?、塾蒁SP控制專用邊界掃描芯片完成具有邊界掃描結(jié)構(gòu)芯片的測試。主要實現(xiàn)FPGA內(nèi)核邏輯的測試。
　?、馨袴PGA內(nèi)的邏輯電路依據(jù)功能進行分塊設計，原則就是要盡可能減少邏輯電路模塊之間的信號聯(lián)系，使模塊電路的輸入信號數(shù)目減少。
　?、軫PGA內(nèi)部設計數(shù)據(jù)采集器獲取鎖相環(huán)輸出頻率。
　　通過重新設計使得原數(shù)據(jù)采集器不能測試的參數(shù)都可以作為信號了?，F(xiàn)在增加6個信號：截止頻率、轉(zhuǎn)換速度、噪聲、PLL輸出頻率、DSP自檢指標和FPGA自檢指標。所以現(xiàn)在選取的信號有11個，重新編號后顯示如下。S1-增益、S2-線性度、S3-直流偏差、S4-截止頻率，S5-轉(zhuǎn)換速度，S6-轉(zhuǎn)換噪聲，S7- PLL輸出頻率，S8-轉(zhuǎn)換速度，S9- FPGA自檢指標，S10-系統(tǒng)精度，S11-采集速率。新的信號與元件依賴關系見表3。
表3元件與信號關聯(lián)關系

　　(3)新信號的加入使得系統(tǒng)必須增加新的測試點和新的測試項目。新的測試方案增加了4個測試點，為檢測所有信號使得測試增加到了19個，對新模型重新進行可測性分析后發(fā)現(xiàn)有4個冗余測試。所以新測試方案含有15個測試項目。具體測試項目的名稱、測試內(nèi)容和測試位置見表4。
　　進可測性設計后，原來未檢測故障已能檢測到，故障檢測率有原來的1.72%提高到100%；并且所有未隔離故障均以隔離到一個模塊，使得所有故障全部區(qū)分開，即故障隔離率有設計前的12.97%提高到100%?？蓽y性設計后的數(shù)據(jù)采集器的可測性分析結(jié)果與原數(shù)據(jù)采集的分析結(jié)果列于表5，由此表可以看出可測性提高效果。
　　4. 結(jié)論
　　本文通過建立高速數(shù)據(jù)采集器的多信號流模型，對數(shù)據(jù)采集器進行了可測性分析與可測性設計，通過可測性設計其故障檢測率和故障隔離率均達到100%，在此基礎上可以通過DSP完成整個電路的自測試。本文的研究成果為提高電路的自測試能力奠定基礎，可適應現(xiàn)場快速故障診斷和故障定位的需要。本文作者創(chuàng)新點:提出了一種板級電路內(nèi)建自測試建模技術，針對原有電子系統(tǒng)增加內(nèi)建自測試的可測性技術，并采用多信號流作為評估方法，通過實際系統(tǒng)驗證了所提出方法的可行性和實際價值。
表4測試名稱及位置

表5可測性改善對比表