基于循環(huán)前綴的OFDM同步算法研究與FPGA實(shí)現(xiàn)

摘 要： 提出了一種基于循環(huán)前綴的符號同步算法。此算法在最大似然估計(jì)的基礎(chǔ)上加以改進(jìn)，簡化了符號同步中相關(guān)運(yùn)算的判決方法，在保持同步效率的同時，極大地節(jié)約了硬件資源，使算法更易于硬件實(shí)現(xiàn)。改進(jìn)算法基于IEEE 802.11a的標(biāo)準(zhǔn)提出，通過Matlab仿真分析其性能，并在FPGA硬件平臺上實(shí)現(xiàn)，利用ChipScope觀測得到波形。實(shí)驗(yàn)結(jié)果表明，電路系統(tǒng)工作可靠，滿足設(shè)計(jì)要求。
關(guān)鍵詞： OFDM； 循環(huán)前綴； 同步； FPGA

OFDM(Orthogonal Frequency Division Multiplexing)即正交頻分復(fù)用技術(shù)，實(shí)際上是多載波調(diào)制的一種。其主要思想是：將信道分成若干正交子信道，將高速數(shù)據(jù)信號轉(zhuǎn)換成并行的低速子數(shù)據(jù)流，調(diào)制到在每個子信道上進(jìn)行傳輸。
信號在無線信道中傳輸時,會受到多徑衰落、時延擴(kuò)展、多普勒頻移等現(xiàn)象的影響，破壞子載波的正交性。系統(tǒng)接收端會因定時不準(zhǔn)確導(dǎo)致FFT處理窗包含連續(xù)兩個OFDM信號，引入數(shù)據(jù)誤差造成符號間干擾(ISI)。因此，符號同步顯得尤為重要。同步的定時和頻偏估計(jì)算法通常分為兩類：第一類為數(shù)據(jù)輔助估計(jì)[1]，即基于導(dǎo)頻或訓(xùn)練序列的同步算法，第二類是非數(shù)據(jù)輔助估計(jì)[2-3]，即利用數(shù)據(jù)自身的冗余性進(jìn)行同步計(jì)算。本文提出了一種基于循環(huán)前綴的非數(shù)據(jù)輔助估計(jì)算法。
1系統(tǒng)模型
1.1 IEEE802.11a的基帶系統(tǒng)模型
IEEE802.11a基帶系統(tǒng)收發(fā)機(jī)各功能模塊如圖1所示，其中上半部分對應(yīng)于發(fā)射機(jī)鏈路，下半部分對應(yīng)于接收機(jī)鏈路。系統(tǒng)可采用BPSK、QPSK、16QAM和64 QAM四種調(diào)制類型以及1/2 、2/3和3/4三種編碼速率分別來支持6 Mb/s~54 Mb/s的數(shù)據(jù)速率。一個OFDM符號中包含48個映射后的復(fù)數(shù)數(shù)據(jù)，4個導(dǎo)頻信息以及12個零點(diǎn)，因此該系統(tǒng)采用64點(diǎn)IFFT和FFT運(yùn)算，為了克服符號間干擾，在每個OFDM符號前加入16點(diǎn)的保護(hù)前綴[4]。

1.2 OFDM符號結(jié)構(gòu)
在OFDM中，基帶帶寬由N個子載波占用，符號速率為單載波傳輸模式的1/N,正是因?yàn)檫@種低符號速率，可以使OFDM系統(tǒng)抵抗多徑信道導(dǎo)致的ISI。另外，通過在每個OFDM符號前加入保護(hù)前綴可以進(jìn)一步抵抗符號間干擾，即將每個OFDM符號后時間中的樣點(diǎn)復(fù)制到OFDM符號的前面，形成前綴，在增加符號長度的同時，也維持了子載波的正交性。OFDM符號結(jié)構(gòu)如圖2所示。

2 符號定時同步
2.1 OFDM信號和信道模型
在OFDM系統(tǒng)中，傳輸?shù)腘個復(fù)數(shù)信號經(jīng)過串并轉(zhuǎn)換和IFFT后，被調(diào)制到N路子載波上，其中每個OFDM符號后的L個樣值被復(fù)制到符號前作為循環(huán)前綴，基帶信號s(n)表示如下[4]:

2.2 改進(jìn)算法的定時估計(jì)
在多徑衰落信道中,最大似然定時估計(jì)算法可以表示為[5]:

由于循環(huán)前綴的長度為L，可分別計(jì)算L個點(diǎn)的實(shí)部Re{rdif(n)}和虛部Im{rdif(n)}的總值:

3 算法仿真與分析
　 用Matlab對上述兩種算法進(jìn)行仿真分析并進(jìn)行對比。主要仿真參數(shù)按照IEEE802.11a的標(biāo)準(zhǔn)設(shè)定如下：子載波采用BPSK調(diào)制方式，進(jìn)行64點(diǎn)的FFT運(yùn)算，循環(huán)前綴的點(diǎn)數(shù)為16，總子載波數(shù)為52，其中數(shù)據(jù)子載波數(shù)為48。
　 圖3(a)是根據(jù)最大似然估計(jì)算法，在SNR=10 dB的高斯信道中進(jìn)行仿真得到的圖形。仿真中，通過觀測歸一化后OFDM估計(jì)的峰值，獲得最大似然估計(jì)的定時同步點(diǎn)。圖3(b)則是在相同的環(huán)境下對改進(jìn)算法進(jìn)行仿真得到的結(jié)果。算法中通過檢測輸出峰值，可以較理想地確定符號同步的位置。從圖中可以看出，改進(jìn)算法可得到較明顯的同步定位點(diǎn)。

再從均方誤差(MSE)的角度比較兩種算法，結(jié)果如圖4所示。從圖中可以看出，兩者曲線的走勢相近。從同步性能來看，兩者不相上下，但由于所提出算法的硬件實(shí)現(xiàn)成本比最大似然估計(jì)算法低很多，因此所提出算法相對較好。

4 FPGA實(shí)現(xiàn)
本設(shè)計(jì)采用Xilinx公司Virtex 2p系列器件實(shí)現(xiàn)各模塊構(gòu)建。改進(jìn)算法在ISE10.1開發(fā)軟件下編譯通過，并在Modelsim環(huán)境下仿真，最后運(yùn)用ChipScope進(jìn)行在線邏輯分析并得出結(jié)果。
符號同步系統(tǒng)框圖如圖5所示，信號先經(jīng)過64個時鐘的延時，再與當(dāng)前的數(shù)據(jù)相減并取模。硬件上充分利用FPGA中資源，構(gòu)成32個并行減法器(實(shí)部虛部各16個)，然后32組數(shù)據(jù)取模后相加，再依次調(diào)用FPGA中除法器以及乘法器的IP核進(jìn)行求倒和平方運(yùn)算，最后設(shè)定判決門限對同步點(diǎn)進(jìn)行判決。

本設(shè)計(jì)用FPGA模擬了無線信道中10 dB的信噪比，如圖6所示；觀測改進(jìn)算法的同步定時估計(jì)值如圖7所示。兩圖均用ChipScope進(jìn)行在線邏輯觀測。從圖7中可以看出，估計(jì)值出現(xiàn)的尖銳的峰值處就是同步的定位點(diǎn)。可通過設(shè)定合理的判決門限，使得OFDM符號同步達(dá)到較高的準(zhǔn)確率。由生成報表可知，該設(shè)計(jì)使用觸發(fā)器個數(shù)為2 379，占總資源的8%；LUT的個數(shù)為1 473,占總資源的5%。綜上可知，實(shí)驗(yàn)結(jié)果正確、設(shè)計(jì)可行。

OFDM技術(shù)預(yù)計(jì)將成為3 G以后主流的移動通信技術(shù)。本文主要針對OFDM系統(tǒng)符號定時，提出了一種非數(shù)據(jù)輔助型的同步估計(jì)算法，利用循環(huán)前綴的冗余性，對數(shù)據(jù)樣值的末端和循環(huán)前綴進(jìn)行相關(guān)運(yùn)算來糾正符號同步誤差。文中推導(dǎo)了改進(jìn)的相關(guān)算法，并和最大似然估計(jì)相比較,進(jìn)行Matlab仿真驗(yàn)證并且在硬件上用FPGA成功實(shí)現(xiàn)。
參考文獻(xiàn)
[1] SCHMIDL T M, COX D C. Robust frequency and timing synchronization for OFDM [C].IEEE Transactions on Communications,1997,45(12):1613-1621.
[2] HSIEH M H, WEI Che Ho. A lowcomplexity frame synchronization and frequency offset compensation scheme for OFDM systems over fading channels. Vehicular Technology[C]. IEEE Transactions on.1999,48(5):1596-1609.
[3] ZHENG Hua Rong, TANG Jue,SHEN Bo.Low-complexity joint synchronization of symbol timing and carrier frequency for OFDM systems [C]. Consumer Electronics,IEEE Transactions on. 2005,51(3):783-789.
[4] 王文博, 鄭侃.寬帶無線通信OFDM技術(shù) [M].北京：人民郵電出版社,2007:1-39.
[5] LEE J L, TOUMPAKARIS H D. Maximum likelihood estimation of time and frequency offset for OFDM systems[C]. Electronics Letters Volume:40 Issue:22 Date:28 Oct. 2004,40(22):1428-1429.