Wilson Research Group 的一項最近研究發(fā)現(xiàn)，48% 的 FPGA 設(shè)計項目和 71% 的 ASIC 設(shè)計項目依賴 UVM 進行設(shè)計驗證。通常，算法開發(fā)人員和系統(tǒng)架構(gòu)師在 MATLAB 和 Simulink 中開發(fā)新算法內(nèi)容。然后，設(shè)計驗證(DV)工程師在為 RTL 測試平臺手工編寫代碼時使用 MATLAB 和 Simulink 模型作為參考，這一過程極其耗時。現(xiàn)在借助 HDL Verifier，DV 工程師可以從已經(jīng)在 Simulink 中開發(fā)的系統(tǒng)級模型自動生成 UVM 組件，如序列或記分板。在為諸如無線通信、嵌入式視覺和控制等應(yīng)用中使用的 ASIC 和 FPGA 設(shè)計而開發(fā)測試平臺時，此方法可以減少驗證工程師所花費的時間。
“借助 Simulink，我們在手工編寫生產(chǎn) UVM 測試平臺、測試序列和記分板上花費的時間可以減少大約 50%，從而有更多時間專注于突破性創(chuàng)新應(yīng)用。”Allegro MicroSystems 的 ASIC 開發(fā)經(jīng)理 Khalid Chishti 說，“我們針對汽車應(yīng)用設(shè)計的 ASIC 依賴 UVM 進行生產(chǎn)驗證，為這些設(shè)備開發(fā)算法曾是一項繁瑣的任務(wù)，而 MATLAB 和 Simulink 對此進行了簡化。”
HDL Verifier 增添了一些新功能，例如，從 MATLAB 和 Simulink 中生成 UVM 組件、SystemVerilog 斷言和 SystemVerilog DPI 組件，現(xiàn)在可向負責(zé) ASIC 和 FPGA 生產(chǎn)驗證的設(shè)計驗證團隊提供更多擴展性支持。這些設(shè)計驗證團隊原本通過在 SystemVerilog 中手工編寫代碼，進而在 HDL 仿真器中開發(fā)嚴格測試平臺，現(xiàn)在，他們能夠從現(xiàn)有 MATLAB 和 Simulink 模型直接生成驗證組件，并重用這些模型加快創(chuàng)建生產(chǎn)驗證環(huán)境的速度。
下載文檔
